

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

⑫ 公開特許公報(A) 平4-60749

⑬ Int. Cl.<sup>5</sup>

G 06 F 15/16  
9/32

識別記号

4 3 0  
3 1 0 J

庁内整理番号

9190-5L  
9189-5B

⑭ 公開 平成4年(1992)2月26日

審査請求 未請求 請求項の数 2 (全47頁)

⑮ 発明の名称 デジタルマイクロコンピュータ

⑯ 特 願 平2-170166

⑰ 出 願 平2(1990)6月29日

⑱ 発 明 者 太 期 広 一 郎 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター内

⑲ 発 明 者 宇 佐 美 隆 二 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター内

⑲ 発 明 者 斯 波 康 祐 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター内

⑲ 発 明 者 小 倉 和 夫 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター内

⑳ 出 願 人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号

㉑ 代 理 人 弁理士 杉村 次郎

最終頁に続く

明 細 書

1. 発明の名称

デジタルマイクロコンピュータ

2. 特許請求の範囲

(1) 第1のCPUと第2のCPUとを有するデジタルマイクロコンピュータにおいて、

前記第1のCPUは前記第2のCPUの内部メモリをアクセスする命令を実行するときにアクセス要求信号を発生するアクセス要求信号発生手段を有し、

前記第2のCPUは前記アクセス要求信号に応じて前記第2のCPUで実行中のオペレーションを中断させ、前記第2のCPUの前記内部メモリを前記第1のCPUのために開放するオペレーション中断手段を有し、

前記第1のCPUは前記オペレーション中断手段により前記内部メモリが前記第1のCPUのために開放されているときに前記内部メモリに対す

るアクセスのオペレーションを実行するアクセス実行手段を有し、

前記第1のCPUは前記アクセス実行手段による前記アクセスのオペレーションが終了したときにアクセス終了信号を発生するアクセス終了信号発生手段を有し、

前記第2のCPUは前記アクセス終了信号に応じて中断されたオペレーションを再開するオペレーション再開手段を有する

ことを特徴とするデジタルマイクロコンピュータ。

(2) 第1のCPUと第2のCPUとを有するデジタルマイクロコンピュータにおいて、

前記第1のCPUを動作させるクロック信号を発生する第1のクロック発生手段と、

前記第2のCPUを動作させるクロック信号を発生する第2のクロック発生手段と、

前記第1のCPUが前記第2のCPUの内部メモリをアクセスする命令を実行するときに前記第1のCPUから出力されるアクセス要求信号に応

答して前記第2のクロック発生手段の動作を停止することにより、前記第2のCPUで実行中のオペレーションを中断させるクロック停止手段と、

前記アクセス要求信号に回答して前記第2のCPUの前記内部メモリに対するアクセス経路を前記第2のCPUが使用する第1のアクセス経路から前記第1のCPUが使用する第2のアクセス経路に切り換えるアクセス経路切換手段と、

前記アクセス経路切換手段によって切り換えられた前記第2のアクセス経路を介して前記第1のCPUからの前記内部メモリに対するアクセスのオペレーションを実行するアクセス実行手段と、

前記第1のCPUから出力される前記アクセスのオペレーションの終了を表わすアクセス終了信号に回答して、前記内部メモリに対するアクセス経路を前記第2のCPUが使用する前記第1のアクセス経路に復帰させるアクセス経路復帰手段と、

前記アクセス終了信号に回答して前記第2のクロック発生手段の動作を再起動することにより前

記第2のCPUで中断されたオペレーションを再開させるクロック再起動手段と、

を有することを特徴するデジタルマイクロコンピュータ。

### 3. 発明の詳細な説明

#### 〔発明の技術分野〕

この発明はデジタルマイクロコンピュータに関し、特に並列動作可能な複数のCPUを有するデジタルマイクロコンピュータに関する。

#### 〔発明の背景〕

複数のCPUを有するデジタルマイクロコンピュータは既知である。一般に、CPUの複数化はコンピュータシステムの性能を上げることがをねらいつている。残念ながら、CPUの個数をN個にしたからといって、システムの性能をCPUが1個の場合のN倍に上げることはできない。

複数のCPUのデジタルマイクロコンピュータの性能を低下させる原因の1つとして、CPU間

のアクセスの問題がある。

従来においてCPU間のアクセスは次のようにして行われる。まず、アクセスを要求するCPUが要求されるCPUに対し、アクセス要求信号を送る。これに対し、アクセス要求信号を受けたCPUは実行中のオペレーションを完了し、しかる後、内部のメモリを外部の装置（この場合、アクセスを要求したCPU）がアクセス可能な状況に開放するとともに、アクセスを要求したCPUに対し承認信号を送って停止状態に移行する。アクセスを要求したCPUはこの承認信号を受けた後、相手のCPUの内部メモリに対する実際のアクセスオペレーションを実行する。

したがって、従来のCPU間のアクセス方式はアクセスの手續に時間がかかる問題がある。特に、CPU間で高い頻度のアクセスが要求されるような環境では、アクセス処理がネックとなってCPUの動作効率が著しく低下してしまう。

#### 〔発明の目的〕

したがってこの発明の目的はCPU間のアクセスが高速に行えるようにした複数のCPUを有するデジタルマイクロコンピュータを提供することである。

#### 〔発明の構成、作用〕

この発明によれば、第1のCPUと第2のCPUとを有するデジタルマイクロコンピュータにおいて、前記第1のCPUは前記第2のCPUの内部メモリをアクセスする命令を実行するときにアクセス要求信号を発生するアクセス要求信号発生手段を有し、前記第2のCPUは前記アクセス要求信号に回答して前記第2のCPUで実行中のオペレーションを中断させ、前記第2のCPUの前記内部メモリを前記第1のCPUのために開放するオペレーション中断手段を有し、前記第1のCPUは前記オペレーション中断手段により前記内部メモリが前記第1のCPUのために開放されているときに前記内部メモリに対するアクセスのオ

ペレーションを実行するアクセス実行手段を有し、前記第1のCPUは前記アクセス実行手段による前記アクセスのオペレーションが終了したときにアクセス終了信号を発生するアクセス終了信号発生手段を有し、前記第2のCPUは前記アクセス終了信号にตอบสนองして中断されたオペレーションを再開するオペレーション再開手段を有することを特徴とするデジタルマイクロコンピュータが提供される。

この構成によれば、CPU間のアクセスは、アクセスを要求するCPUがアクセスが要求されるCPUの内部メモリをアクセスする命令を実行するだけで達成される。したがって、CPU間のアクセス処理が高速化され、アクセスを要求するCPUにおける高い動作効率を保證できる。また、アクセスされるCPUも、実際にアクセスが行われている間だけ動作を中断すればよいので動作効率の低下を最小限に抑えることができる。

好ましい構成例において、第1のCPUと第2のCPUとを有するデジタルマイクロコンピュ-

表わすアクセス終了信号にตอบสนองして、前記内部メモリに対するアクセス経路を前記第2のCPUが使用する前記第1のアクセス経路に復帰させるアクセス経路復帰手段と、前記アクセス終了信号にตอบสนองして前記第2のクロック発生手段の動作を再起動することにより前記第2のCPUで中断されたオペレーションを再開させるクロック再起動手段とを有することを特徴するデジタルマイクロコンピュータが提供される。

#### 【実施例】

以下、図面を参照してこの発明の実施例を説明する。

#### <概 要>

本実施例はこの発明を電子楽器に適用したものである。本実施例(第1~第34図)は種々の特徴を含んでいる。第1の特徴は、楽音信号を生成する音源としてプログラムで動作する複数のマイクロコンピュータ処理装置(CPU)を使用する

タにおいて、前記第1のCPUを動作させるクロック信号を発生する第1のクロック発生手段と、前記第2のCPUを動作させるクロック信号を発生する第2のクロック発生手段と、前記第1のCPUが前記第2のCPUの内部メモリをアクセスする命令を実行するときに前記第1のCPUから出力されるアクセス要求信号にตอบสนองして前記第2のクロック発生手段の動作を停止することにより、前記第2のCPUで実行中のオペレーションを中断させるクロック停止手段と、前記アクセス要求信号にตอบสนองして前記第2のCPUの前記内部メモリに対するアクセス経路を前記第2のCPUが使用する第1のアクセス経路から前記第1のCPUが使用する第2のアクセス経路に切り換えるアクセス経路切換手段と、前記アクセス経路切換手段によって切り換えられた前記第2のアクセス経路を介して前記第1のCPUからの前記内部メモリに対するアクセスのオペレーションを実行するアクセス実行手段と、前記第1のCPUから出力される前記アクセスのオペレーションの終了を

ことであり、従来のような専用構造のハードウェア音源は不要である。1つのCPUがメインCPUあるいはマスターCPU(10)として働き、音源処理のみでなくアプリケーション(この場合、楽器)に従う入力装置(鍵盤、機能キー等)、出力装置(DAC等)を取り扱う(第4図、第5図)。他のCPUはマスターCPUに対してサブCPUないしスレーブCPU(20)として働き、音源処理を実行する(第6図)。したがって、音源処理について各CPUの負担が分担される構成である。

第2の特徴はサブCPUが動作を開始し、終了するメカニズムに関係しており、本実施例によれば、サブCPUの動作は、マスターCPUに対して音源処理を要求するタイミントラプトを合図として開始し、その結果、マスターCPUとサブCPUにおいて音源処理が並行に実行される。サブCPUの動作(音源処理)が終了するとその終了信号によってサブCPUはリセット状態(停止状態)に移行するとともにその終了信号がマスタ

ーCPUに伝えられる(第8図、第16図)。この特徴により、マスターCPUはサブCPUの動作期間を有効に管理、把握できる。更に、この特徴により、高速処理が要求される音源処理タスク(楽音信号のデジタルサンプルを生成する仕事)を効率よく実行できる。

本実施例の第3の特徴はメインプログラムからタイマインタラプト処理ルーチンに渡すデータの更新(転送)問題に関係する。インタラプト処理ルーチンの実行の結果、インタラプト処理ルーチンにおいて参照すべき複数のデータ(例えばエンベロープ目録値、エンベロープレートのようなエンベロープパラメータ)を更新する必要がある。この複数のデータの更新の実行命令はメインプログラム中に含まれる。即ち、この複数のデータはメインプログラムが更新し、タイマインタラプト処理ルーチンが参照するデータである。このような複数のデータは、全体として意味ある情報を構成するので、メインプログラムにおいて複数のデータのすべてが更新されないうちにインタラ

レーションを完了した後に承認(アクノリッジ)信号をCPUに渡して停止状態となる。アクセス要求信号送信後、承認信号が受信されるまでの間、要求側のCPUは待ち状態になる。承認信号を受けて要求側のCPUは被要求側のCPUの内部メモリに対し、実際のデータアクセスを実行する。このように従来のCPU間データアクセス方式は時間を要するので高速処理が望まれる電子楽器のようなアプリケーションには適さない。これを解決するため、本実施例では、第1のデータアクセス方式として、上記第2の特徴を利用してサブCPUが停止状態にあるときにマスターCPUがサブCPUの内部メモリ(206)に対しデータをリード/ライト(アクセス)する停止モード制御方式が開示され(第22図)、第2のデータアクセス方式として待ち状態なしにマスターCPUがサブCPUをデータアクセスする(サブCPUはデータアクセス中のみ強制的に停止状態にされる)同時データアクセス方式とが開示される(第23図~第25図)。

プト処理ルーチンに制御が移ってはならない。これを防止するため、第1の方式としてデータ更新が完了するまでインタラプトをマスクしてインタラプト処理ルーチンへの移行を禁止する方式が開示され(第16図、第17図)、第2の方式として、複数のデータの更新(転送)をメインプログラム中の単一命令で実行する方式が開示される(第18図~第21図)。この結果、インタラプト処理ルーチンの処理結果(楽音信号のサンプル)が正しい値を示し、正しい動作が保証される。

本実施例の第4の特徴はマスターCPUからスレーブCPUに対するデータアクセス問題に関する。従来の複数CPUマイクロコンピュータシステムでは、一般に、CPU間のデータ転送は一連のシーケンスを通して行われ、相当の時間を要する。代表的には、データのアクセスを要求するCPUからアクセスが要求されるCPUに対し、アクセス要求信号を送る。このアクセス要求信号に対しアクセスが要求されるCPUは実行中のオペ

本実施例の第5の特徴はデータ源としてのCPU外部メモリを複数のCPUで共用する場合における複数CPUからのアクセスの競合(衝突)問題に関する。本実施例によれば後述するメモリ装置競合回避回路(50)を設けることにより、共用メモリに対するアクセスの競合を解消し、一定の待ち時間の後、共用メモリからのデータを得られるようにしている。

本実施例の第6の特徴はデータ変換処理(シフト、反転、一部取り出し等)の高速化に関する。従来においては、上述したCPU外部メモリのようなデータメモリ内のデータから、CPU内部メモリ(演算用メモリ)上に変換されたデータを得るために、転送(リードアクセス)命令により、データメモリのデータを演算用メモリに移し、しかる後、変換命令により、演算用メモリのデータをALUを介して変換する。所望のデータ変換を行うために複数の変換命令を実行する必要もしばしば生じる。このように、従来においてはデータ変換の処理に時間がかかるという問題があり、特

に音源処理のように高速処理が要求されるアプリケーションにおいては大きな問題となる。これを解決するため、この実施例によれば、データ・アドレス変換ハードウェア(60、70)を設け、特殊な転送命令(変換付転送命令)を実行することにより、その命令に回答するデータ・アドレス変換ハードウェアを介して所望のデータ変換が施されたデータが演算用メモリ(106、206)に取り込まれるようにしている。したがって、所望の変換データを得るのに、複数の命令を実行するのではなく単一の命令を実行すればよく処理の高速化が図れる。

#### <全体構成(第1図)>

第1図は電子楽器の処理装置として構成した本実施例の全体構成を示すブロック図である。本システムは2つの中央演算処理装置(一方をMCPU10、他方をSCPU20で示す)を有する。各CPU10、20はプログラムを内蔵しており、それぞれのプログラムに従って動作する。M

る。一方、SCPU20からのアドレス情報はSCPU20に結合するアドレスバスSA、SCPU外部メモリアドレスラッチ30S、アドレス切り換え回路40、アドレス変換回路60を通して外部データメモリ90のアドレス入力に加えられる。外部データメモリ90からMCPU10へのデータ伝送経路は外部データメモリ90のデータ出力、データ変換回路70、外部メモリデータラッチ80のMCPU外部メモリデータラッチ80M、MCPU10に結合するデータバスMDによって構成される。これに対し、外部データメモリ90からSCPU20へのデータ伝送経路は外部データメモリ90のデータ出力、データ変換回路70、SCPU外部メモリデータラッチ80S、SCPU20に結合するデータバスSDによって構成される。

メモリ装置競合回避回路50はMCPU10とSCPU20の両CPUによる外部メモリ90のアクセスを制御し、その競合を回避するものである。メモリ装置競合回避回路50はMCPU10

CPU10は音源処理(第5図)以外にシステム全体の制御、例えば入力ポート118、出力ポート120に接続される入力装置(例えば鍵盤、機能キー等)からの入力情報の処理、デジタル演奏信号をアナログ演奏信号に変換するDAC100の制御等を行う(第4図)。これに対し、SCPU20は音源処理に専用される(第6図)。

90は音源制御データ、波形状データ等のデータ源としてのメモリである。データメモリ90はここでは、LSIチップ(第1図の残りのデバイス)を搭載している)に外付けされたROMで構成されている。集積度が高ければ、単一のLSIチップ上にデータメモリ90を内部メモリとして形成可能である。外部メモリ90はMCPU10とSCPU20に共用される。MCPU10からのアドレス情報はMCPU10に結合するアドレスバスMA、外部メモリアドレスラッチ30のMCPU外部メモリアドレスラッチ30M、アドレス切り換え回路40、アドレス変換回路60を介して外部データメモリ90のアドレス入力に加えられ

からの外部メモリアccessを要求する信号rom aとSCPUからの外部メモリアccessを要求する信号rom aの各々に応答してアドレス切り換え回路40を制御してアドレス切り換え回路40にMCPU10からのアドレスとSCPU20からのアドレスのいずれかを外部メモリ90へのアドレスとして選択させる。このためにメモリ装置競合回避回路50からの選択信号MSLによりアドレス切り換え回路40は選択動作を行う。外部メモリ90へのアドレスが確定するとメモリ装置競合回避回路50は外部メモリ90に対するチップ選択信号CEと出力イネーブル信号OEをアクティブにする。これにより外部メモリ90からデータが出力され、データ変換回路70を通してそのデータが外部メモリラッチ80の入力バスに現われる。ここで、メモリ装置競合回避回路50はデータアクセスを要求したCPUにデータを送るためにMCPU外部メモリデータラッチ80M、SCPU外部メモリデータラッチ80Sのいずれかを作動してデータをラッチさせる。このた

めにMCPU外部メモリデータラッチ80Mはメモリ装置競合回避回路50からのラッチ信号MDLによりラッチ動作し、SCPU外部メモリデータラッチ80Sはメモリ装置競合回避回路50からのラッチ信号SDLによりラッチ動作するようになっている。

アドレス変換回路60とデータ変換回路70は外部データメモリ90のデータを変換したデータがCPU10、20に取り込まれるようにするための変換デバイスである。アドレス変換回路60はアドレス切り換え回路40を通ったアドレス、即ち、CPU(MCPU10かSCPU20)から出力されたアドレス(論理アドレス)を選択的に変更して外部データメモリ90に実際に入力されるアドレスを形成するものであり、データ変換回路70は外部データメモリ90から出力されたデータを選択的に変更してCPU(MCPU10かSCPU20)に実際に入力されるデータを形成するものである。各変換回路60、70における変換の態様を指定するために、制御信号が使用

される。各CPU10、20において、外部データメモリ90に対するデータアクセスは転送命令を実行することで行われる。転送命令に基づいてCPUで生成される制御信号をMR1、MR2、MR3(MCPU10の場合)、SR1、SR2、SR3(SCPU20の場合)で示してある。これらの信号は外部メモリアドレスラッチ30、アドレス切り換え回路40を通った後、信号R1、R2、R3と呼ばれる(MR<sub>i</sub>→LMB<sub>i</sub>→R<sub>i</sub>またはSR<sub>i</sub>→LSR<sub>i</sub>→R<sub>i</sub>)。変換の態様を指定するため、制御信号R1、R2がアドレス変換回路60に入力される。更に、データ変換回路70における変換の態様を特定するため、制御信号R1、R2、R3とアドレス変換回路60からのアドレスビット12の信号A12とアドレスビット15の信号A15がデータ変換回路70に加えられる。アドレス変換回路60とデータ変換回路70の詳細については後述する。

MCPU10とSCPU20との間のインタフェースを定めるため、両CPU間で複数の信号が

伝送される。信号AはMCPU10からSCPU20に送られるSCPU20の処理開始を表わす信号、信号BはSCPU20からMCPU10に送られるSCPU20の処理終了を表わす信号、MaはMCPU10からSCPU20に送られるSCPU20の内部メモリ(第3図の206)のアドレス情報、信号CはMCPU10からSCPU20に送られるSCPU20の内部メモリの読み書き制御信号、DiaはSCPU20からMCPU10に送られるSCPU20の内部メモリからの読出しデータ、Dev1はMCPU10からSCPU20に送られるSCPU20の内部メモリへの書き込みデータを表わす、CPU間インタフェースの詳細については後述する。

上述したように音源処理によりMCPU10とSCPU20とでデジタル変音信号が生成される。生成結果はMCPU10から、右DAC100Rと左DAC100Lとから成るデジタルアナログ変換器(DAC)100に送られ、アナログ変音信号に変換されて外部に出力される。

<MCPUとSCPUの構成(第2、第3図)>

第2図にMCPU10の内部構造を示し、第3図にSCPU20の内部構造を示す。

第2図において制御用ROM102には楽器の各種制御入力を処理するメインプログラムと楽音を生成するインタラプト処理プログラムが記憶されており、ROMアドレス制御部114からROMアドレスデコード104を介して指定されたアドレスにあるプログラム語(命令)をインストラクション出力ラッチ102aを介して順次出力していく。なお、具体的実施例では、プログラム語長は28ビットであり、プログラム語の一部が次に読み出されるべきプログラム語を記憶するアドレスの下位部(ページ内アドレス)としてROMアドレス制御部114に入力されるネクストアドレス方式となっているが、代りにプログラムカウンタ方式を使用してもよい。RAMアドレス制御部114は制御用ROM102からの命令のオペランドがレジスタを指定している場合に、RAM106内の対応するレジスタのアドレスを指定す

る。RAM 106は演算用メモリを構成するレジスタ群であり、汎用演算、フラグ演算、乗算の演算等に使用される。ALU部(加減算器及び論理演算部)108と乗算器110は制御用ROM 102からの命令が演算命令のときに用いられる。特に乗算器110は乗音波形の演算に使用しており、そのための最適化として第1と第2のデータ入力(例えば16ビットデータ)を乗算して入力と同じ長さ(16ビット)のデータを出力するようになっている。上記RAM 106、加減算器108、乗算器110により、演算回路が構成される。オペレーション制御回路112は制御用ROM 102からの命令のオペコードを解説し、指示されるオペレーションを実行するために、回路の各部に制御信号(全体をC N T Rで示す)を送る。また条件付分岐命令の実行の際にオペレーション制御回路112はALU部108からのステータス信号S(例えばオーバーフロー信号、ゼロフラグ信号等)により分岐条件成立を検出してROMアドレス制御部114を介してアドレスを分

岐先のアドレスにジャンプさせる。

所定時間ごとに制御用ROM 102の乗音生成プログラムを実行するため、この実施例ではタイマインタラプトを採用している。すなわち、タイマ(ハードウェアカウンタ)を有するインタラプト発生部115により、一定時間ごとにROMアドレス制御部114に制御信号INT(割込要求信号)を送り、この信号により、ROMアドレス制御部114は次に行うメインプログラムの命令のアドレスを退避(保持)し、乗音の生成が行われるインタラプト処理プログラム(サブルーチン)の先頭アドレスを代りにセットする。これにより、インタラプト処理プログラムが開始される。インタラプト処理プログラムの最後にはリターン命令があるので、このリターン命令がオペレーション制御回路112で解説された時点で、ROMアドレス制御部114は退避してあったアドレスを再度セットし、メインプログラムに復帰する。更に、インタラプト発生部115からの制御信号INTはDAC 100における乗音信号の

デジタル/アナログ変換サンプリング速度を定めるためにDAC 100に供給される。なお、インタラプト発生部115は図の上ではMCPU 10の内部要素として描いてあるが、MCPU 10に対して現在行っている仕事を停止させ特別の処理を要求するものであり、論理的にはMCPU 10の外部要素(周辺装置)である。

クロック発生回路136はマスタクロック発生回路(図示せず)からの2相のマスタクロックCK 1とCK 2を受け、オペレーション制御回路112を初めとする回路の各部に加える種々のタイミング信号(T 1、T 2、T 3、T I C K 1、T 2 C K 2、T 3 C K 3等)を発生する。

第2図の残りの要素はMCPU 20の外部装置とのインタフェースに係っている。122は外部メモリアクセス用アドレスバスMA(第1図)にMCPU内部バスを接続するためのバスインタフェースとしてのゲートを表わし、124は外部メモリデータバスMDにMCPU内部バスを接続するためのゲートを表わし、126はDACデータ

転送バスにMCPU内部バスを接続するためのゲートを表わす。また、入力ポート118と出力ポート120はMCPU内部バスを外部の入力装置に結合するためのインタフェースである。128はSCPU内部RAMアドレス指定バスにMCPU内部バスを接続するためのゲート、130はSCPU内部RAM書込データバスにMCPU内部バスを接続するためのゲート、132はSCPU内部RAM読出データバスをMCPU内部バスに接続するためのゲートを表わす。

SCPUリセット制御部134はSCPU 20の動作期間を管理するためのデバイスである。この実施例に従いSCPUリセット制御部134はインタラプト発生部115からのインタラプト信号INTに応答して、SCPU 20の処理開始を示す信号Aを発生する。この信号AはSCPU 20のROMアドレス制御部214(第3図)に送られ、これによりROMアドレス制御部214のアドレス更新動作が開始し、SCPU 20の動作(音源処理を含む)が開始する。SCPU 20の



動作が終了するとSCPU20のオペレーション制御回路212から処理終了を示す信号Bが発生し、この信号BがSCPUリセット制御部134に送られる。これに対し、SCPUリセット制御部134はSCPU20の動作を停止するために信号Aを反転し、これによりSCPU20のROMアドレス制御部214の動作を停止させる、とともに、SCPU20が停止中であることを表わすSCPU状態フラグ信号をオペレーション制御回路112に送る。オペレーション制御回路112は制御用ROM102からのSCPU状態の検査命令の実行時に、このSCPU状態フラグ信号を読むことにより、SCPU20の状態を検出できる。

第3図のSCPU20のブロック図において、要素202、202a、204、205、206、208、212、214、222、224、236はそれぞれ、第2図のMCPU10のブロック図における要素102、102a、104、105、106、108、110、112、11

PU20動作中"を表わしているときには制御用ROMのインストラクション出力ラッチ202aからのバスSA上の情報をRAM206のアドレスとして選択し、信号Aが"SCPU20停止中"を表わしているときにはMCPU10からバスゲート128(信号Aにより開いている)を経てバスMA上にあるMCPU10からの情報をRAM206のアドレスとして選択する。同様に、ライト信号切り換え部242も信号Aによってそのモードが制御され、信号Aが"SCPU20動作中"を表わしているときにはSCPU20のオペレーション制御回路212からのRAMリードライト信号を選択してRAM206のリードライト入力 $\overline{R}/W$ に結合し、信号Aが"SCPU20停止中"を表わしているときにはSCPU20ではなくMCPU10のオペレーション制御回路112からのSCPURAMリードライト信号を選択してRAM206のリードライト入力 $\overline{R}/W$ に結合する。

以下、本実施例の諸特徴を更に詳細に説明す

4、122、124、136に対応する要素である。ただし、SCPU20の制御用ROM202には基本的に音源処理のためのプログラムのみが記憶されており、SCPU20を音源処理専用の処理装置として機能させている。

240はSCPU20の演算用メモリとしてのRAM206へ入力するデータをMCPU10からのデータ(MCPU10からゲート130、データバスDoutを通ったデータ)とSCPU20の生成(演算)したデータ(ALU部208または乗算器210からのデータバスDB上のデータ)とから選択するRAMデータイン切り換え部である。RAMデータイン切り換え部240は信号Aによってその選択モードが制御され、信号Aが"SCPU20動作中"を表わしているときにはSCPU20で演算したデータを選択し、信号Aが"SCPU20停止中"を表わしているときにはMCPU10からのデータを選択する。

また、RAMアドレス制御部205も、信号Aによってそのモードが制御され、信号Aが"SCPU20動作中"を表わしているときには制御用ROMのインストラクション出力ラッチ202aからのバスSA上の情報をRAM206のアドレスとして選択し、信号Aが"SCPU20停止中"を表わしているときにはMCPU10からバスゲート128(信号Aにより開いている)を経てバスMA上にあるMCPU10からの情報をRAM206のアドレスとして選択する。同様に、ライト信号切り換え部242も信号Aによってそのモードが制御され、信号Aが"SCPU20動作中"を表わしているときにはSCPU20のオペレーション制御回路212からのRAMリードライト信号を選択してRAM206のリードライト入力 $\overline{R}/W$ に結合し、信号Aが"SCPU20停止中"を表わしているときにはSCPU20ではなくMCPU10のオペレーション制御回路112からのSCPURAMリードライト信号を選択してRAM206のリードライト入力 $\overline{R}/W$ に結合する。

<複数CPU音源機能(第1~第7図、第9~第11図)>

第4図はMCPU10のメインプログラム(バックグラウンドプログラム)によるMCPU10の動作を示すフローチャート、第5図はタイマインタラプト信号INTによって起動されるMCPU10のインタラプト処理ルーチンによるMCPU10の動作を示すフローチャート、第6図はタイマインタラプト信号INTによって起動されるSCPU20のプログラムによるSCPU20の動作を示すフローチャート、第7図はMCPU10とSCPU20のそれぞれが実行する音源処理のフローチャートである。

第1~第3図に関して述べたように、本実施例の電子楽器処理システムはMCPU10とSCPU20とから成る複数のCPUを備えており、両CPUが協働して電子楽器のための処理を実行する。特にMCPU10は、第5図に示すようなイ

ンタラプト処理ルーチンにより音源処理を行い、SCPU20は第6図に示すようなプログラムにより音源処理を行う。更にMCPU10は第4図に示すメインプログラムにより、システム全体の制御のための種々のタスクを実行する。

第4図のメインプログラムのフローにおいて、4-1は電源投入時にシステムを初期化する処理であり、MCPU10はRAM106、RAM206のクリアや、リズムテンポ等の初期値の設定等を行う。4-2でMCPU10は出力ポート120からキー走査のための信号を出力し、鍵盤、機能スイッチ等の入力装置の状態を入力ポート118から取り込むことにより、機能キー、鍵盤キーの状態をRAM105のキーバッファエリアに記憶する。4-3では4-2で得た機能キーの新しい状態と前回の状態とから、状態の変化した機能キーを識別し、指示される機能の実行を行う（例えば、楽音番号のセット、エンベロープ番号のセット、リズム番号のセット等）。4-4では4-2で得た鍵盤の最新の状態と前回の状態とか

ら、変化した鍵（押鍵、離鍵）を識別する。次の4-5で4-4の処理結果から、発音処理4-9のためのキーアサイン処理を行う。4-6では機能キーでデモ演奏キーが押鍵されたとき外部メモリ90から、デモ演奏データ（シーケンサデータ）を順次読み出し、処理することにより、発音処理4-9のためのキーアサイン処理等を行う。4-7ではリズムスタートキーが押鍵されたとき外部メモリ90からリズムデータを順次読み出し、発音処理4-9のためのキーアサイン処理を行う。フロー間タイマ処理4-8では、メインフローで必要なイベントのタイミングを知るために、フロー間時間（これは、フローを一周する間に実行されたタイマインタラプトの回数を計数することで得られる。この計数処理は後述のインタラプトタイマ処理5-2で行われる。）を基に演算を行い、エンベロープ用タイマ（エンベロープの演算周期）やリズム用の基準値を得る。発音処理4-9では4-5、4-6、4-7でセットされたデータから、実際に楽音を発音させるため

の各種演算を行い、結果をRAM106、RAM206内の音源処理レジスタ（第11図）にセットする。4-10は次のメインフローのパスのための準備処理であり、今回のパスで得た押鍵状態への変化を示すNEW ON状態をON中にしたり、離鍵状態への変化を示すNEW OFF状態をOFF中に変える等の処理を行う。

インタラプト発生部116からインタラプト信号INTが発生すると、MCPU10は実行中のメインプログラムを中断し、第5図に示すインタラプト処理ルーチンを実行し、SCPU20は第6図に示すプログラムを実行する。ここにMCPU10は第5図のフローにおいて楽音信号を生成し、SCPU20は第6図のフローにおいて楽音信号を生成するようになっている。

詳細に述べるとMCPU10は5-1で各チャンネルに対する楽音波形データを生成し、累算し、記憶する。従来はこの処理を音源回路ハードウェアで行っていた。次のインタラプト処理タイマ処理5-2でMCPU10はインタラプトが一

定時間ごとにかかることを利用して、フロー間計時用のタイマレジスタ（RAM106内）を通過の都度、プラス1する。5-3でMCPU10はSCPU20の音源処理6-1が終了しているかどうかを検査し、終了していれば、5-4に進んで、SCPU20で生成されたRAM206上の楽音波形データをRAM106内に読み込む。そして5-5でMCPU10はMCPU10の生成した楽音波形データとSCPU20で生成した楽音波形データをDAC100に出力する。

音源処理5-1、6-1の詳細を第7図に示す。本例では、各CPU（MCPU10、SCPU20）はそれぞれ8チャンネル分の楽音波形データを生成可能であり、システム全体として16チャンネル分の楽音波形データを生成可能としている。7-1で波形加算用RAM領域（RAM106内、RAM206内）をクリアし、7-2～7-9で第1チャンネルから第8チャンネルまでの各チャンネル音源処理を順次実行する。各チャンネル音源処理の最後で、チャンネルの楽音波形

値が波形加算用RAM領域のデータに加算される。

次にチャンネル音源処理の例について第9図～第11図を参照して説明する。この例では、波形読み出し(PCM)方式の楽音合成を採用している(他の楽音合成方式、例えばFM合成も実現可能であり、この発明は特定の楽音合成方式には制限されない)。チャンネル音源処理は大きくわけ、エンベロープ処理(9-1～9-7)と、エンベロープ付加を含む波形処理(9-8～9-21)とから成る。各CPU(MCPU10、SCPU20)はチャンネル音源処理を実行する際に、そのチャンネルに対する音源処理レジスタ群、即ち第11図に示すように、エンベロープ $\Delta x$ 用タイマー、目標エンベロープ、エンベロープ $\Delta x$ 、加減フラグ付エンベロープ $\Delta y$ 、現在エンベロープ、アドレス加算値、ループアドレス、エンドアドレス、スタートアドレス兼現在アドレスを参照し、所望のレジスタを更新する。エンベロープは振幅変調のために基本波形に付加すべきも

ので、全体としていくつかのセグメント(ステップ)から成っている。エンベロープ $\Delta x$ 用タイマーと目標エンベロープとエンベロープ $\Delta x$ と加減フラグ付エンベロープ $\Delta y$ は現在進行中のエンベロープセグメントを定義するエンベロープパラメータであり、このエンベロープパラメータは、MCPU10のメインプログラム(第4図)の発音処理4-9内において、エンベロープ値がセグメントの目標値に到達の都度、更新される情報であり、インタラプト処理ルーチン(第5図、第6図)ではこれらのエンベロープパラメータはエンベロープ $\Delta x$ 用タイマーを除いて単に参照されるだけである。エンベロープ $\Delta x$ はエンベロープの演算周期を表わし、目標エンベロープは現セグメントにおけるエンベロープの目標値を表わし、加減フラグ付エンベロープ $\Delta y$ は演算周期ごとのエンベロープの変化分を表わし、現在エンベロープは現在のエンベロープ値を表わす。アドレス加算値、ループアドレス、エンドアドレス及びスタートアドレス兼現在アドレスは外部メモリ90に置

かれる基本波形に対するアドレス情報であり、スタートアドレスは基本波形メモリ(外部メモリ90内)のスタートアドレス、ループアドレスは基本波形を繰り返し読み出す場合の戻り先のアドレス(第10図ではスタートアドレスと同一)、エンドアドレスは基本波形のエンドアドレスを表わし、現在アドレスは基本波形の現在の位相を表わすアドレスであり、その整数部が、基本波形メモリに現実に存在する記憶場所を表わし、その小数部が、この記憶場所からのずれを表わし、アドレス加算値はタイマインタラプト処理ルーチンの時間間隔ごとに現在アドレスに加算されるべき値であり、生成する楽音のピッチに正比例する。

詳細に述べると、9-1でエンベロープの演算周期 $\Delta x$ と比較するためのタイマレジスタをインタラプトごとにインクリメントし、9-2で $\Delta x$ と一致したとき9-3でエンベロープ変位分のデータ $\Delta y$ の加減算フラグ(符号ビット)をテストしてエンベロープが上昇中か下降中かを判別し、9-4、9-5でそれぞれ現在エンベロープの減

算または加算を行う。9-6で現在エンベロープが目標エンベロープ値に達したかどうかをチェックし、達しておれば、現在エンベロープに目標レベルをセットする。これによりメインプログラムの発音処理4-9で次のエンベロープステップのデータがセットされることになる。また発音処理4-9でゼロの現在エンベロープを読んだときには発音の終了として処理される。

次に、波形処理9-8～9-21について述べる。波形処理では、現在アドレスの整数部を使って基本波形メモリから読み合う2つアドレスの波形データを読み出し、(整数部+小数部)で示される現在アドレスに対して想定される波形値を補間で求めている。補間が必要な理由は、タイマインタラプトによる波形サンプリング周期が一定であり、アドレスの加算値(ピッチデータ)が楽器への応用上、ある音域にわたるためである(音階音しか出力しない楽器で音階音ごとに波形データを用意すれば補間の必要はないが許容できない記憶容量の増大となる)。補間による音色の劣化、

至みは高音域の方が著しいため、原音の記録サンプリング周期より高速の周期で原音を再生するのが好ましい。この実施例では原音(4-4)再生の周期を2倍にしている(第10図)。したがって、アドレス加算値が0.5のとき、A4の音が得られるようになっている。この場合、A#4ではアドレス加算値は0.529となり、A3のとき、1となる。これらのアドレス加算値はピッチデータとして制御データ兼波形外部メモリ90内に記憶されており、押鍵時には発音処理4-9において、鍵に対応するピッチデータと選択されている音色の波形スタートアドレス、波形エンドアドレス及び波形ループアドレスがRAM106またはRAM206の対応するレジスタ、すなわち、アドレス加算値レジスタ、スタートアドレス兼現在アドレスレジスタ、エンドアドレスレジスタ、ループアドレスレジスタにセットされる。

参考までに、第10図に時間に対する補間波形データを示す。図中、白丸は基本波形メモリの記憶場所にある波形データ値、×印は補間値を含む

出力サンプルを示している。

補間の方式はいろいろあるが、ここでは直線補間を採用している。詳細に述べると、まず、9-8で現在アドレスにアドレス加算値を加算して新しい現在アドレスを得る。9-9で現在アドレスとエンドアドレスを比較し、現在アドレス>エンドアドレスならば、9-10、9-11により、現在アドレス<エンドアドレスのときは9-12により、物理上(番地上)または論理上(動作上)の次のアドレスを計算し、9-14でその整数部により基本波形メモリをアクセスして次回波形データを得る。ループアドレスは動作上エンドアドレスの次のアドレスである。すなわち、第10図の場合、図示の波形は繰り返し読み出される。したがって、現在アドレス=エンドアドレスのときは次のアドレスとしてループアドレスの波形データを読み出す(9-13)。9-15、9-16により、現在アドレスの整数部で基本波形をアクセスして今回の波形データを読み出す。次に、9-17で次回波形値から今回波形値を減算

し、9-18でその差に現在アドレスの小数部を乗算し、その結果を9-19で今回の波形値に加えることにより、波形の直線補間値を求める。この直線補間したデータに現在エンベロープ値を乗算してチャンネルの乗音データ値を得(9-20)、それを波形加算用レジスタの内容に加えて乗音データを累算する(9-21)。このレジスタに累算されたデジタル乗音データがタイミントラプト処理ルーチン(第5図)の5-5でDAC100に送出される。これに関連し、第1図ではDAC100はステレオ出力を得るべく右DAC100Rと左DAC100Lから成っている。この場合、MCPU10、SCPU20の処理する音源チャンネルの夫々を左右のDACのいずれに割り当てるかを決めるようにするとよい。具体的には、各チャンネル用の音源データとして内部RAM106、206上に、選択DAC指示データをもたせ、また、2つの波形加算用領域、即ち、左DAC用波形加算用領域と左DAC用波形加算用領域を設ける。また、7-1に対応するス

テップで左右のDAC用の各波形加算用領域をクリアし、9-20の処理の後、処理チャンネルに割り当てているDACを選択DAC指示データから判別し、対応する波形加算用領域に処理チャンネルの乗音波形データを加算する。そして、MCPU10のインタラプト処理ルーチン(第5図)のステップ5-4に対応するステップで、SCPU20の生成した左DAC用乗音波形データと右DAC用乗音波形データとをそれぞれMCPU10で生成した左DAC用乗音波形データと右DAC用乗音波形データに加算し、加算結果である左DAC用と右DAC用の乗音波形データを5-5に相当するステップで、それぞれ左DAC100Lと右DAC100Rに送出する。

このように、本実施例の電子楽器用処理装置はMCPU10とSCPU20という複数のCPUを有し、各CPUにおいて、内蔵されるプログラムに従って音源処理を実行することができる。なお実施例では1つのSCPUを使用しているが、音源処理を行う複数のSCPUを設けるようにし

てもよい。

< S C P U 動作開始・終了機能 (第12～第15図、第2～第6図、第8図) >

本実施例によれば M C P U 10 は S C P U 20 の動作期間を管理、把握する機能を有している。この目的のため、

(イ) M C P U 10 はタイマ・インタラプト発生部116からインタラプト信号が発生したときに、これを合図として S C P U 20 の動作を開始させ、M C P U 10 のオペレーション制御回路112が参照する S C P U 状態フラグを“S C P U 動作中”にセットする。

(ロ) S C P U 20 は動作 (音源処理) を完了したときに、これに回答して停止状態に移行し、M C P U 10 に動作完了信号を送り、M C P U 10 のオペレーション制御回路112が参照する S C P U 状態フラグを“S C P U 停止中”にセットする。

第2図～第6図を参照すると、M C P U 10 は

B を反転する。反転された信号 A を受けて S C P U 20 の ROM アドレス制御部214のアドレス更新動作が停止し、S C P U 20 は停止する。また信号 B は“S C P U 停止中”を示す信号として M C P U 10 のオペレーション制御回路112に与えられる。M C P U 10 のインタラプト処理ルーチン (第5図) の5-3に示す S C P U 状態検査命令を実行する際、M C P U 10 のオペレーション制御回路112は S C P U 状態フラグ B を読む。フラグ B が“S C P U 停止中”を示し、したがって、S C P U 20 での音源処理 (第6図) が完了しているときに M C P U 10 は5-4に進んで S C P U 20 の生成した乗音波形データを読み込む。M C P U 10 は第5図のインタラプト処理ルーチン終了時にオペレーション制御回路112から ROM アドレス制御部114にメインプログラムへの復帰コマンド信号を与えて、中断していたメインプログラムに制御を戻す。

第8図に、時間の流れに沿う本実施例の動作の流れを示す。A～Fはメインプログラムの断片で

メインプログラム (第4図) の実行中に、インタラプト発生部116 (第2図) からインタラプト信号を受けると、ROM アドレス制御部114を介してメインプログラムを中断し、乗音生成のために第5図に示すタイマインタラプト処理ルーチンを実行する。更に、M C P U 10 はインタラプト信号に対し、S C P U リセット制御部134を介して S C P U 20 に S C P U 動作開始信号 A を送り、これを受けて S C P U 20 は ROM アドレス制御部214を介して第6図に示す乗音生成のためのプログラムを実行する (なお信号 A により、バスゲート128、RAM アドレス制御部204、RAM データイン切り換え部240、ライト信号切り換え部242も、S C P U 20 自身の動作のためにセットされる)。このプログラムの終了に伴い、S C P U 20 はオペレーション制御回路212から動作終了信号 B を発生する。この信号 B は S C P U リセット制御部134に送られ、これを受けて S C P U リセット制御部134は S C P U 20 の動作を停止するために信号 A と

ある。5A～5Fは第5図の M C P U インタラプト処理ルーチンを変え、6A～6Fは第6図の S C P U インタラプト処理ルーチンを変え、図示のように、インタラプト信号 I N T が発生すると、M C P U 10 は実行中のプログラムを中断し、インタラプト処理が各 C P U 10、20 において開始し、音源の並行処理が実行される。

第12図に上述した S C P U の動作開始・終了機能を実現する構成を詳細に示し、第13図～第15図にその動作のタイムチャートを示す。第13図のタイムチャートにおいて、CK1、CK2は M C P U 10 と S C P U 20 におけるクロック発生回路136、236に入力される2相のマスタクロックであり、このマスタクロック CK1、CK2 からクロック発生回路136は M C P U 10 動作のための基本タイミングを与える3相のクロック T1、T2、T3を生成する。この3相クロックの繰り返し周期がマシンサイクル (最速の命令実行時間) を定める。クロック T1 CK1、T2 CK2、T3 CK3 はそれぞれ、T1 と

CK1、T2とCK2、T3とCK3の論理積信号である。オペレーションラッチ信号はMCPU10の制御用ROM102のインストラクション出力ラッチ102aにROM102からのインストラクションをラッチさせるための信号である。第13図には図示しないが、SCPU20のクロック回路236も同様のクロック信号を生成する(第3図、第25図参照)。なお、MCPU10とSCPU20に共通のクロック発生回路を使用してもよい。

第12図において、点線16の右側はSCPU20であり左側はMCPU10である。左側の要素のうち、ラッチL1、ラッチL2、ゲート1142~1154はMCPU10(第2図)のROMアドレス制御部114に含まれる回路要素である。ラッチL1にはMCPU10の実行すべき次の命令のROM102アドレス情報AN(ROM102からの現命令に含まれる情報)がクロックT1CK1でラッチされる。メインプログラム(第4図)の実行中、ラッチL1の出力は次アド

レスBNとしてMCPU10のROMアドレスデコード104に入力される。即ち、ラッチL1の出力はインバータ1144、3状態インバータゲート1146(イネーブルされている)を通してROMアドレスデコード104へのアドレス入力BNとなる。ここでインタラプト発生部116からインタラプト信号INTが発生すると、この信号INTを受けるORゲート1154から、インバータ1148を介してラッチL1の出力側にある3状態インバータゲート1146をオフ(ハイインピーダンス)にする信号が加えられ、代りに、ORゲート1154からの信号により、前記入ロ/戻先アドレス選択ゲート1150の出力側にある3状態インバータゲート1152がゲート1150の出力をROMアドレスデコード104のアドレス入力BNに通ず。前記入ロ/戻先アドレス選択ゲート1150はインタラプト信号INTとラッチL2からの出力信号を受けるNORゲート群で構成され、“H”のインタラプト信号INT発生時に、インタラプト処理ルーチン(第5

図)の入口(エントリポイント)を表わすオール“0”の信号を出力し、この信号は3状態インバータゲート1152で反転されて、オール“1”の信号BNとしてMCPUのROMアドレスデコード104に入力される。そして次のオペレーションラッチ信号により、制御用ROM102からインストラクション出力ラッチ102aにインタラプト処理ルーチンの最初の命令がフェッチされる。以上により、MCPU10の制御がインタラプト処理ルーチンに移る。

更に、インタラプト発生部116からのインタラプト信号INTはクロックT2CK2のタイミングでANDゲート1142を通り、ラッチ信号としてラッチL2を動作させる。これにより、ラッチL2はバスAN上にあるメインプログラムの次命令のアドレスをラッチ(遅延)してメインプログラムを中断させる。

更にインタラプト発生部116からのインタラプト信号INTはSCPUリセット制御部134に供給される。SCPUリセット制御部134は

図示のように結合されたDフリップフロップ1342、NANDゲート1344、R-Sフリップフロップ1346から成る。メインプログラムの実行中、R-Sフリップフロップ1346はリセット状態にある(Q=“L”)。なお、図示しないがR-Sフリップフロップ1346はシステムのパワーオン時にリセット状態に初期化される。インタラプト信号INTは、クロックT2CK1のタイミングでDフリップフロップ1342に取り込まれ、次のクロックT1CK1のタイミングでNANDゲート1344から反転されて出力され、R-Sフリップフロップ1346をセットする。この結果、R-Sフリップフロップ1346のQ出力、即ち信号Aが“H”から“L”に切り換え、Q出力、即ちSCPU状態フラグが“L”(SCPU停止中を示す)から“H”(SCPU動作中を示す)に変化する。信号Aは、SCPU20における次命令のアドレスSANをラッチするためのラッチL3にリセット解除信号(ラッチL3のイネーブル信号)として入力され

る。この結果、ラッチL3は次のクロックT1CK1のタイミングでバスSANに乗っているSCPUプログラム（第6図）の最初の命令のアドレスをSBNとしてSCPU20のROMアドレスデコーダ204に入力する。このようにして、インタラプト発生部116からのインタラプト信号INTに回答してSCPU20の動作が開始し、第5図に示す音源処理が実行される。

SCPU20が音源処理の最後の命令を実行する際、SCPU20のオペレーション制御回路112の内部で動作終了信号（復帰コマンド信号）SRTが発生する。この信号SRTはDフリップフロップ2122にクロックT2CK1のタイミングで取り込まれた後、次のT1CK1のタイミング（次のダミー命令のラッチタイミング）で動作するNANDゲート2124で反転され、ローパルスの動作終了信号BとしてSCPUリセット制御部134のR-Sフリップフロップ1346をリセットする。この結果、R-Sフリップフロップ1346の $\bar{Q}$ 出力、即ち、信号Aは“L”か

きる。

MCPU10はインタラプト処理ルーチンの最後の命令の実行時に、オペレーション制御回路112から復帰コマンド信号RTのパルスを発生する。この信号パルスRTはORゲート1654、インバータ1148を通過して、ラッチL1の出力側のアドレスゲート1146を一時的にオフし、代わりに、ラッチL2に結合する割込入口／戻先アドレス選択ゲート1150の出力側にあるアドレスゲート1152を一時的に開く。この時点で、割込入口／戻先アドレス選択ゲート1150はラッチL2に退避してあった中断されたメインプログラムの命令のアドレスを反転して通すインバータとして働き、このゲート1150の反転出力が信号パルスRTによりインバータとして働く3状態ゲート1152において再度反転される。この結果、MCPU10のROMアドレスデコーダ104には中断されていたメインプログラムの命令のアドレスが入力され、次のオペレーションラッチ信号により、制御用ROM102からインスト

ら“H”に切り換り、Q出力、即ち、SCPU状態フラグはSCPU動作中を示す“H”からSCPU20停止中を示す“L”に切り換る。“H”レベルの信号A（リセット信号）により、ラッチL3の動作は禁止され、ラッチL3出力、つまり、アドレスデコーダ204の入力はダミー命令の（NOP命令）のアドレスに固定される。このときラッチL3の入力バスSANにはSCPU音源処理プログラム（第6図）の最初の命令のアドレス情報（NOP命令語に含まれる）が乗っている。

MCPU10はインタラプト処理ルーチン（第5図）のSCPU状態検査命令5-3の実行時にオペレーション制御回路112を介してSCPU状態フラグのレベルを検査し、SCPUの停止中、即ちSCPU20の音源処理の完了を確認してから、SCPU20の処理結果である乗音波形データをRAM206からRAM106に読み取る（5-4）。これによりMCPU10はSCPU20の正しい処理結果を効率よく得ることがで

ラクション出力ラッチ102aを介してその命令が取り出される。このようにして、MCPU10の制御はメインプログラムに復帰する。

以上のように、本実施例の電子楽器処理装置は、MCPU10によるSCPU20の動作期間の管理をSCPUリセット制御部134のような簡単な管理インターフェース構成を設けることで効率よく、確実に行うことができる。

#### <複数データ転送>

CPUを用いたある種のアプリケーションでは、CPUはメインプログラム（第1のプログラム）の実行において複数のデータを更新し、インタラプト処理ルーチン（第2のプログラム）の実行において、その処理の目的のためにこれら複数のデータを参照する。これはメインプログラムからインタラプト処理ルーチンへデータを渡す問題である。このような複数のデータは、インタラプト処理ルーチンによってメインプログラムが中断される前に、メインプログラムにおいて全てのデ

ータを更新しなければならない。メインプログラムが複数のデータの一部だけを更新した時点で中断されてインタラプト処理ルーチンにCPUの制御が移ってしまうとインタラプト処理ルーチンの処理結果は誤ったものになる。

本実施例の電子楽器処理装置の場合も、MCPU10のメインプログラム(第4図)からMCPU10のタイマインタラプト処理ルーチン(第5図)(及び第6図に示すSCPU20のタイマインタラプト処理ルーチン)に渡す複数のデータがある。エンベロープ $\Delta x$ (エンベロープ演算周期)、加減フラグ付エンベロープ $\Delta y$ (エンベロープ変化分)目標エンベロープから成るエンベロープパラメータはその例である。データ源である外部データメモリ90はエンベロープのセグメント(例えばアタックセグメント、ディケイセグメント、サステインセグメント等)ごとにエンベロープパラメータを記憶している。MCPU10のメインプログラムは発音処理4-9において、押鍵(ノートオン)あるいはインタラプト処理ルー

チンのチャンネル音源処理(第9図)内で検出されたエンベロープの目標値への到達(9-6、9-7参照)にตอบสนองして所定のセグメントについてのエンベロープパラメータ(新しい目標エンベロープ、エンベロープ $\Delta x$ 、加減フラグ付エンベロープ $\Delta y$ )を外部データメモリ90から取り出してMCPU内部RAM106(またはSCPU内部RAM206)の対応するチャンネル音源処理レジスタにセットすることによって複数のデータから成るエンベロープパラメータを更新する必要がある。このような複数のデータはインタラプト発生部116からのインタラプト信号INTによってメインプログラムが中断される前に、メインプログラムにおいて更新を完了させておかなければならない。

このような複数のデータ転送(更新)の問題を解決するために、本実施例では2つの解決手段を開示する。第1の解決手段はデータ更新の間、インタラプトをマスクしてメインプログラムのデータ更新命令群の実行が中断されないようにするイ

ンタラプトマスク方式であり、第2の解決手段は複数のデータ転送を一命令で実行する機能を利用した一命令方式である。

#### インタラプトマスク方式(第16、第17、第2~第7図)

この方式によれば、インタラプト発生部116からのインタラプトはメインプログラム、特に発音処理4-9におけるデータ更新命令群によって内部RAMのチャンネル音源レジスタ群にデータをセットする間、マスクされて、MCPU10の制御がメインプログラム(第4図)からインタラプト処理ルーチン(第5図)に移るのが無止される。

第17図に複数のデータ転送を含むエンベロープ処理(メインプログラムの発音処理4-9内にある)のフローを示し、第16図にインタラプトマスクに関連するハードウェアを示す。

第17図においてMCPU10は17-1で指定音源チャンネルの現在エンベロープが目標エン

ベロープに到達しているかどうかを調べる。到達すればMCPU10は17-2に進み、外部データメモリ90(第1図)から、次のエンベロープセグメントに関するエンベロープパラメータ、即ち、新しい目標エンベロープ、加減フラグ付エンベロープ $\Delta y$ 、エンベロープ $\Delta x$ を取り出し、内部RAM106内の転送バッファにセットする。ここに転送バッファはデータ源とデータ目的地との間の中間的な記憶部でありインタラプト処理ルーチン(第9図)によって参照されないRAM領域であるので、この時点でのインタラプトマスクは不要である。転送バッファを設けた理由はデータ源であるメモリ90がMCPU10とSCPU20によって共用される外部メモリであり、そのデータアクセス時間が内部RAM相互のデータ転送時間より長くなること等による。ブロック17-2の機能は外部データメモリ90から内部RAM100への複数のデータ転送命令を順次実行することによって処理される。

転送バッファからチャンネル音源用レジスタ群



(インタラプト処理ルーチンにおいて参照される)へのデータ転送はブロック17-4で実行される。このデータ転送中にMCPU10の制御がタイマインタラプト処理ルーチン(第5図)に移行しないようにするため(あるいはSCPU20の制御が第6図のプログラムに移行しないようにするため)、MCPU10はブロック17-4に先立ってブロック17-3でインタラプトをマスクする命令を実行する。このインタラプトマスク命令の実行中に、MCPU10のオペレーション制御回路112からローアクティブのマスク信号MASKが発生する。このマスク信号MASKはインタラプト発生部116からのインタラプト信号INTをマスクして、インタラプト処理ルーチン(第5図、第6図)への制御の移行を禁止するように作用する。この目的のため、第16図において、インタラプト発生部116に結合するマスク解除待機部150が設けられる。マスク解除待機部150は図示のように結合したR-Sフリップフロップ1502、ANDゲート1504、及

びDフリップフロップ1506を含む。

マスク信号MASKがマスク解除を示す“H”レベルのとき、インタラプト発生部116からのインタラプト信号INTにより、R-Sフリップフロップ1502がセットされ、その出力が“H”のMASKによりイネーブされているANDゲートを通して、Dフリップフロップ1506にTICK1のタイミングで取り込まれ、このDフリップフロップ1506の出力が、実際のインタラプト信号A-INTとしてMCPU10のROMアドレス制御部114に入力される。その結果、SCPU動作開始・終了機能のところで述べたように、ROMアドレス制御部114のゲート1152からROMアドレスデコード104にインタラプト処理ルーチン(第5図)のエントリポイントのアドレスが入力されるとともに、次のメインプログラム命令のアドレスがバスANからラッチL2に運搬されて、MCPU10の制御がインタラプト処理ルーチンに移行し、メインプログラムは中断される。また、信号A-INTはS

CPURセット制御部134に入力され、その結果、SCPU動作開始・終了機能のところで述べたようにSCPU20のプログラム(第7図)動作が開始する。Dフリップフロップ1506からのHレベルの出力はR-Sフリップフロップ1502をリセットし、その結果、次のTICK1のタイミングでDフリップフロップ1506の出力(マスク解除待機部150の出力)はLレベルに切り換る。

これに対し、第17図の17-3に示すようにインタラプトマスク命令の実行により、オペレーション制御回路112からローアクティブのマスク信号MASKがマスク解除待機部150に入力される場合には、インタラプト発生部116からのインタラプト信号はANDゲート1504によってマスクされる。その結果、マスク解除待機部1504はマスク信号MASKがローアクティブの間、その出力A-INTを“L”の論理禁止レベルにし、ROMアドレス制御回路114の通常動作を継続させ、MCPU10に対するメイン

プログラムの制御を続行させる。

したがって、ブロック17-4に示す転送命令群(及びエンベロープ用タイマーのクリア命令)の実行は、実行の途中で、インタラプト発生部116からインタラプト信号INTが発生した場合にも中断されない。これにより、インタラプト処理ルーチン(第5図、第6図)は正しく更新されたエンベロープパラメータを参照でき、正しい演算結果(変音波データ)を得ることができる。

しかる後、MCPU10はブロック17-5に示すインタラプトマスク解除命令を実行する。この結果、オペレーション制御回路112からマスク解除待機部150に供給される信号MASKはマスク解除を示す“H”レベルに切り換る。複数のデータ転送を含むブロック17-4の実行中に、インタラプト発生部116からインタラプト信号が発生したような場合には、マスク解除待機部150のR-Sフリップフロップ1502の出力によって、このマスク解除命令の実行後にイン

タラプトの要求が受け付けられ、上述したようにしてメインプログラムが中断され、インタラプト処理ルーチンに制御が移行する。

#### 一命令方式（第18～第21図）

この方式はメインプログラム（第4図）において複数のデータをインタラプト処理ルーチンの参照する内部RAM領域にセットするために、ロング命令と呼ばれる複数データ一括転送のための単一命令を利用し、ロング命令の実行が終了するまでインタラプト処理ルーチンにMCPU10の制御が移行しないようにしたものである。

単一の命令（ロング命令）で複数のデータ転送が可能なCPUは例えば特公昭60-47612号に開示されており、本実施例にこの技術が適用できる。特公昭60-47612号によれば、ロング命令は連続するアドレスにある複数のレジスタ間（例えばレジスタA0～A3をレジスタB0～B3）の転送に適用可能である（ここにレジスタとはRAMの1記憶場所を意味し、A、BはR

AMのアドレス上位、即ち行アドレスを表わし、0、3はRAMのアドレス下位、即ち列アドレスを表わす）。制御用ROM（本実施例の要素102に対応する）からのロング命令語にはソースレジスタの行アドレス（上の例でいえばA）、ディスティネーションレジスタの行アドレス（B）、最初のデータ転送に係るレジスタの列アドレス（0）、最後のデータ転送に係るレジスタの列アドレス（3）の情報が含まれる。RAMアドレス制御部（本実施例の要素105に対応する）はロング命令の実行に適するように構成され、列アドレスを最初の転送の列アドレスから最後の転送の列アドレスまでデータ転送の都度、1ずつ更新するカウンタ（その出力がRAMの列アドレス入力に順次加えられる）と、すべてのデータ転送が完了したことを検出するためカウンタ出力と最後のデータ転送の列アドレス値とを比較し、一致したときにロング命令実行完了信号を発生する一致回路とを含んでいる。

以下の説明において、本実施例の制御用ROM

102のメインプログラム内には上述したようなロング命令が含まれるものとし、RAMアドレス制御部105、205は上述したようにロング命令の実行を適用できるように構成されているものとする。

第18図にロング命令の実行中、インタラプト信号INTによるメインプログラムの中断を禁止する回路を含むハードウェアのブロック図を示し、第19図にロング命令をエンベロープパラメータの転送に適用した場合のRAMのメモリマップを示し、第20図にロング命令（単一転送命令）と複数の転送命令との動作の比較を示し、第21図にロング命令を使用したエンベロープパラメータの転送に関連するフローチャートを示す。

第18図において、インタラプト発生部116に転送終了待機部152が結合している。この回路152はロング命令の実行中、インタラプト信号によるメインプログラムの中断を禁止する。転送終了待機部152は図示のように結合されたR

-Sフリップフロップ1522、ANDゲート1524、Dフリップフロップ1526から成り、Dフリップフロップ1526の出力（転送終了待機部152の出力）が実際に作用するインタラプト信号A-INTとしてROMアドレス制御部214とSCPUリセット制御部134に結合している。ANDゲート1524に入力される信号~LONGが“L”の間は、インタラプト発生部116からインタラプト信号INTが発生しても、Dフリップフロップ1526の出力は“L”のままであり、ROMアドレス制御部214とSCPUリセット制御部134はインタラプト信号INTの作用を受けない。ここに、信号~LONGはロング命令の実行中に“L”となる信号であり、ロング命令の実行完了に伴ってRAMアドレス制御部104の一致回路から発生するロング命令実行完了信号に回答して“H”に復帰する。信号~LONGのレベルが“H”のときには、インタラプト発生部116からのインタラプト信号INTは転送終了待機部152を通してROMアドレス

制御部214とSCPUリセット制御部134に作用し、MCPU10の制御をメインプログラム(第4図)からインタラプト処理ルーチン(第5図)に移行させ、SCPU20のプログラム(第6図)動作を開始させる。

エンベロープパラメータの更新に一命令方式を適用する場合において、インタラプト処理ルーチン(第5図、第6図)のチャンネル音源処理サブルーチン(第9図)が参照し、メインプログラムのエンベロープ処理サブルーチン(第21図)が設定(更新)するエンベロープパラメータはエンベロープΔx用タイマー、新目標エンベロープ、新エンベロープΔx、新加減フラグ付エンベロープΔyである。本実施例において、これらのエンベロープパラメータのデータ源は外部メモリ90(第1図)にある。エンベロープパラメータの更新の際に(21-1)、外部データメモリ90から内部RAM106、206のチャンネル音源データ領域への直接の転送は望ましくないため、外部データメモリ90からのエンベロープパラメータ

はいったん内部RAM106内の転送用バッファ領域に移し(21-2)、次に、転送用バッファ領域からチャンネル音源データ領域に移す(21-3)。

この転送用バッファ領域からチャンネル音源データ領域へのデータ転送処理21-3に上述したロング命令が使用される。ロング命令を適用するために、転送用バッファ領域はRAM上の連続した領域であることを必要とし、同様にエンベロープパラメータのチャンネル音源データ領域も連続した領域であることを必要とする。この例を第19図に示す。ここでは、エンベロープパラメータの転送用バッファ領域は、レジスタX4~X7の連続領域にマッピングされエンベロープパラメータについての1チャンネル音源データ領域はレジスタA4~A7の連続領域にマッピングされている。したがって、1チャンネルでエンベロープパラメータを更新する必要があるときには、21-3で、レジスタX4~X7をレジスタA4~A7に転送するロング命令を実行すればよい。この命

令が実行されている間は、上述したようにインタラプト信号INTがインタラプト発生部116から発生しても、転送終了待機部152のロング命令完了待機機能により、ロング命令が終了するまではインタラプト信号の作用がROMアドレス制御部114、SCPUリセット制御部134に波及しない(第20図(B)参照)。この結果、チャンネル音源データ領域のエンベロープパラメータが全て正しい更新値に変更された後にインタラプト処理ルーチンが開始するので、その演算結果(楽音波形データ)が正しい値を示し、誤りのない動作が保証される。

これに対しても、21-3に示す転送処理機能を複数の転送命令(一命令ごとに1つのエンベロープパラメータを転送する)の実行によって果たそうとした場合には、転送の途中で、例えば、第20図(A)に示すように転送命令1の実行中にインタラプト信号INTが発生すると次のマシンサイクルで転送命令2の代りにインタラプト処理ルーチンの最初の命令が実行されてエンベロープ

転送処理は途中で中断されてしまう。この結果、インタラプト処理ルーチンの処理結果(楽音波形データ)は誤った値となってしまう。

一命令方式による複数データの転送(更新)処理では17-3、17-5に示すようなインタラプトマスク命令、インタラプト解除命令を実行する必要がなく、オーバーヘッドなしの最短時間で、転送処理を実行することができる利点もある。

変形例として、第18図に示すような転送終了待機部152の代りに、ロング命令の実行中、制御ROM102、202からの命令をフェッチするインストラクション出力ラッチ102aの動作を禁止する手段を使用してもよい。即ち、制御ROM102からラッチ102aを介して与えられるロング命令語に含まれるモード番号(命令がロングであることを示している)によって、インストラクション出力ラッチ102a、202aに加えるオペレーションラッチ信号の発生を禁止し、ロング命令の実行完了信号に反応して次のマ

シンサイクルでオペレーションラッチ信号を発生する回路をオペレーション制御回路112内に設ければ、インタラプト信号INTがロング命令の実行中に発生しても制御用ROM102、202からインタラプト処理ルーチンの最初の命令語はロング命令の実行が終了するまではインストラクション出力ラッチ102a、202aにフェッチされない（したがって実行もされない）ので実施例と同様の効果が得られる。

#### <MCPUからのSCPUアクセス機能>

本実施例の装置はMCPU10からSCPU20の内部RAM206にデータを高速にアクセス（リードまたはライト）する機能を有している。この課題は一般に複数のCPU間のデータアクセス問題として扱われている。従来技術ではこの種のインターCPUデータアクセスに時間がかかる問題がある。従来技術ではアクセスを要求するCPUからアクセスを要求されるCPUに対し、要求信号を与える。アクセスを要求されるCPU

はこの要求信号に対し、ただちに要求側CPUからのデータアクセスを許可する承認信号を発生することはできず、実行中のオペレーションが完了するまで承認信号の発生を遅延させる。したがって、従来のインターCPUデータアクセス方式は高速処理が要求されるアプリケーションにおける障害の1つとなっている。

本実施例では高速のインターCPUデータアクセスのために2つの解決手段、即ち、SCPU停止モード利用方式と瞬時強制アクセス方式を開示する。

#### SCPU停止モード利用方式（第22図、第2、第3図）

この方式は上述したSCPU動作開始・終了機能を利用したものである。この機能によりSCPU20のプログラム（第6図）動作はMCPU10におけるインタラプト処理ルーチン（第5図）の開始と同時に開始し、MCPU10のインタラプト処理ルーチンが終了する前に終了する。した

がって、MCPU10においてメインプログラム（第4図）が動作している間はSCPU20は停止モード（リセット状態）にある。第2図に示すように停止モード中では、リセット制御部134からの信号Aが“SCPU停止中”を示す“H”レベルになる。この信号Aにより、SCPU20（第3図）ではROMアドレス制御部214の動作が停止し、RAMアドレス制御部204はSCPU20の制御用ROM202からのRAMアドレスバスSAではなく、MCPU10からバスゲート128を介してRAMアドレスバスMaに結合してMCPU10からのSCPU内部RAM206の指定アドレスを受けるように動作モードが設定され、RAMデータに切り換え部240はSCPU20のオペレーション結果（ALU部208出力または乗算器210出力）を運ぶデータバスDBではなくMCPU10からのデータを運ぶデータバスDoutにRAM206のデータインを結合する動作モードに設定され、ライト信号切り換え部242はSCPUオペレーション制御回路

212からのリード/ライト制御信号ではなくオペレーション制御回路112からのリード/ライト制御信号CをRAM206のリード/ライト制御入力に結合する動作モードに設定される。このように停止状態のとき、SCPU20はMCPU10によってデータアクセスが可能な状態に置かれている。

したがって、本実施例によれば、MCPU10はメインプログラムにおいてSCPU20の内部RAM206を自由にアクセスすることができる。この様子を第22図に示す。SCPU20の停止状態（音源処理完了）の確認、即ちMCPUオペレーション制御回路112におけるSCPUリセット制御部134からのSCPU状態フラグの検査はMCPU10のインタラプト処理ルーチン（第5図）のなかで1回だけ行えばよい（5-3参照）。いったん停止状態が確認できれば、次のインタラプト信号INTが発生するまで、再度の確認をする必要なしに、一命令の実行で、MCPU10はSCPU20の内部RAM206をア

クセスできる。したがって、従来に比べ、SCPU 20へのデータアクセスに要する時間が大幅に短縮される。

#### 同時強制アクセス方式 (第23～第25図)

この方式はデータアクセスのためにMCPU 10とSCPU 20との間で従来のようなアクセスの要求と承認という手続を踏むことなく、MCPU 10からのSCPUデータアクセス時にSCPU 20の動作を強制的に一時停止させ、その間にMCPU 10がSCPU 20の内部RAM 206にアクセスするものである。この方式によれば、MCPU 10は任意のときにSCPU 20の状態を調べる必要なしにSCPU 20を高速に（一命令実行で）アクセスできる。

このような特徴を備えたMCPU 10のブロック図とSCPU 20のブロック図をそれぞれ第23図と第24図に示す。なお、このMCPUとSCPUは上述したSCPU動作開始終了機能に関する要素（第2図のSCPUリセット制御回路1

0ではクロック発生回路136からの3相のクロック信号T1、T2、T3の一周期でマシンサイクル（最短の一命令実行時間）が規定され、一方、SCPU 20ではクロック発生回路236Mからの3相のクロック信号ST1、ST2、ST3の一周期でそのマシンサイクルが規定される。第25図において、SCPUアクセス信号Dが発生する前に、MCPU 10に関するクロックT1のタイミングはSCPU 20に関するクロックST1ではなくクロックST2のタイミングに一致している。両CPU間で取り得る他のタイミング関係はT1がST1に一致する関係とT1がST3に一致する関係である。

MCPU 10におけるSCPUアクセス命令実行中にオペレーション制御回路112から出力されるSCPUアクセス信号Dは、SCPU 20のクロック発生回路236Mを停止させてSCPU 20で実行中のオペレーションを停止させるとともに、その停止中にMCPU 10がSCPU 20の内部RAM 206をアクセスできるように、M

34その他を含むが第23図と第24図では簡略化のため図示を省略してある。この場合、リセット制御回路134からのSCPU動作起動/停止信号AはSCPU 20（第24図）のROMアドレス制御部214にのみ供給すれば十分である。第23図と第24図のMCPU 10とSCPU 20の同時強制アクセスに関する動作のタイムチャートを第25図に示す。

同時強制アクセス方式を使用する場合、MCPU 10とSCPU 20は別個のクロック発生回路136、236Mを必要とする。SCPU 20のクロック発生回路236Mは、SCPU 20へのデータアクセス命令実行時にMCPU 10のオペレーション制御回路112Mから出力されるハイアクティブのSCPUアクセス信号Dにตอบสนองしてその動作を停止する。これに関連し、MCPU 10のクロック発生回路136とSCPU 20のクロック発生回路236Mは共通の2相マスタクロック信号CK1、CK2を受けるが、出力するクロックのタイミングは独立である。MCPU 1

0からの内部RAM 206の指定アドレスに係るバスゲート128、SCPU内部RAM 206に対するアドレス制御部204、データイン切り換え部240、及びライト信号切り換え部242の各動作モードを“SCPU側”から“MCPU側”に切り換える機能を有する。このために、SCPUアクセス信号はこれらの要素128、204、240、242の動作モードを選択する制御入力にDフリップフロップ250とANDゲート252とから成る遅延回路を介して結合している。このようなアクセス可能状態の下で、MCPU 10はバスゲート128、RAMアドレス制御部204を介してSCPU内部RAM 206をアドレッシングし、リードアクセスの場合にはSCPU内部RAM 206から出力されるデータをバスゲート132を介してMCPU内部RAM 106に読み込み、ライトアクセスの場合には、バスゲート130を介して書き込みデータをデータバスDoutに乗せ、SCPU内部RAM 206にライト信号Cを与えてデータを書き込

む。

MCPU10からのSCPUアクセス番号DによってSCPU20のオペレーションを中断する場合に、オペレーションの中間結果が失われないようにする必要があり、SCPUアクセス番号Dの解除後に、予め保持した中間結果を用いてSCPU20がオペレーションの残りの部分を実行できるようにする必要がある。このために、SCPU内部RAM206のデータ出力を一時的に記憶するラッチ206a、206bを設けている。ラッチ206aはRAM206からの演算数（第1オペランド）をST1CK1のタイミングでラッチし、ラッチ206bはRAM206からの被演算数（第2オペランド）をST2CK1のタイミングでラッチする。

第25図を参照して動作例を述べると、この例では、MCPU10はSCPUアクセス番号Dがハイアクティブレベルの間にSCPU20の内部RAM206に対するライトアクセスを実行している。MCPU10ではこのデータ書込オペレー

ションの最初のタイムスロットT1の間に、MCPU内部RAM106から転送データ（RAM206に書き込むべきデータ）を取り出す。次のタイムスロットT2でMCPU10はSCPU内部RAM206をアドレッシングする。最後のタイムスロットT3でMCPU10はSCPU内部RAM206にライト番号Cを与えてRAM206にデータを書き込む。SCPU20側にとってMCPU10からのSCPUアクセス番号DはSCPU20のオペレーション2がタイムスロットST2に移るときはアクティブに変化している。このオペレーション2はSCPU20のRAM206にある被演算数と演算数をALU部208または乗算器210で演算するような命令のオペレーションであり得る。MCPU10からのSCPUアクセスタイムの直前のタイムスロットであるオペレーション2の最初のタイムスロットST1でSCPU20はRAM106から演算数のデータを取り出し、そのデータをクロックT1CK1により演算数ラッチ106aにラッチしている。M

CPU10からのSCPUアクセス番号Dが発生しなければ、SCPU20は次のタイムスロットST2でRAM106から被演算数を取り出して被演算数ラッチ106bにラッチし、最後のタイムスロットST3でALU部108または乗算器110で演算を実行してRAM106の被演算数レジスタに書き込む。実際には図示のようにオペレーション2の最初のタイムスロットST1に続いてMCPU10からのSCPUアクセス番号Dが発生している。この場合、1つの対策はオペレーション2の残り2つのタイムスロットST2とST3で実行すべき処理をSCPUアクセス番号Dが除去されるまで、即ちMCPU10のSCPUアクセスオペレーションが終了するまで中断することである。この方式でもMCPU10はSCPU20をアクセスするオペレーションを最短時間（MCPU10の内部RAM106をアクセスするのと同じ時間）内に実行できるが、SCPU20にとっては最適ではなくMCPU10からのSCPUアクセスオペレーションの都度、SCPU

20のオペレーションがタイムスロット3つ分遅延されることになる。都合のよいことに、MCPU10のSCPUアクセスオペレーションの最初のタイムスロットT1で実行される処理はSCPU20に影響を与えない処理である。この特徴を利用し、実施例ではMCPU10からSCPUアクセス番号Dが与えられても、MCPU10のタイムスロットT1の間は、SCPU20自身のオペレーションが継続できるようにして、SCPU20の動作遅れをできるだけ短くしている。第25図の例でいえば、SCPU20はMCPU10のSCPUデータ書込オペレーションの最初のタイムスロットT1の間に、RAM206から被演算数のデータを取り出し、ラッチ206bにクロックST2CK1を与えて被演算数をラッチさせている。その後、SCPUクロック発生回路236の動作はSCPUアクセス番号Dが除去されるまで停止し、SCPU20は待ち状態に置かれる。そしてこの待ち状態の間、SCPU20の要素128、264、240、242はSCPUア

アクセス信号Dにより“MCPU側”に切り換えられ、MCPU10のSCPUデータ書込オペレーションにおけるタイムスロットT2、T3に関する処理が実行されてSCPU内部RAM206にMCPU10からのデータが書き込まれる。

MCPU10からのSCPUアクセス信号Dが除去されると、SCPUクロック発生回路236は動作を再開し、クロックST3を“H”に変化させる。更に、SCPUアクセス信号Dの除去により、SCPU20の要素128、204、240、242が“SCPU側”に戻され、SCPU20自身の動作が可能な状態になる。そこでSCPU20はこのタイムスロットST3において、ALU部208または乗算器210の演算出力をRAM206に書き込んでオペレーション2の残りの部分を実行する。

第25図のタイムチャートに示すように、SCPU20の動作がMCPU10からのSCPUアクセスオペレーションの都度、中断される時間はタイムスロット2つ分だけである。

必要はなく、任意のときに、例えば、インタラプト処理ルーチン(第5図)中でも自由にSCPU20をアクセスすることができる。

＜共用メモリアクセス競合解消機能(第26、第27図、第1図)＞

第1図において外部メモリ90は複数のCPU、即ちMCPU10とSCPU20に共用されるデータメモリである。したがって外部データメモリ90に対する複数のアクセス、即ち、MCPU10からの外部データメモリ90アクセスと、SCPU20からの外部データメモリ90アクセスをサポートする手段が必要である。更に、外部データメモリ90を共用化する場合においてMCPU10とSCPU20とが外部データメモリ90を同時にアクセスを試みることを許容するのが望まれる。MCPU10とSCPU20との間で外部データメモリ90に対する使用権(トークン)を交換する機能を設けることにより、MCPU10とSCPU20が同時には外部データメモ

なお、MCPU10がSCPU20の内部RAM206からデータを読み出すリードアクセスオペレーションの場合、そのタイムスロットT2でMCPU10はSCPU内部RAM206をアドレスラッチし、タイムスロットT3でMCPU内部RAM106をアドレスラッチしてSCPU内部RAM206からのデータをバスゲート132を介してMCPU内部RAM106に取り込む。

以上のように、同時強制アクセス方式によればMCPU10はSCPU20の内部RAM206に対するアクセスをMCPU自身のRAM106に対するアクセスと同様に最短時間内で実行でき、待ち時間命令を実行する必要がない。更に、同時強制アクセス方式によれば、SCPU20のオペレーションを途中で中断し、MCPU10のSCPUアクセスオペレーション後に、中断されたところからオペレーションを再開できる。したがって、MCPU10はSCPU20に対するアクセスに先立ってSCPU20の状態を検査する

り90をアクセスしないようにすることもできるが、トークンの手続は外部データメモリアクセスのための準備時間を占めるので、外部データメモリアクセスに要するトータルの時間が長くなり、効率的でない。一方、MCPU10とSCPU20による外部データメモリ90の同時アクセスを許容する場合、メモリ90自体は物理的に同時アクセス不能であるので、同時アクセスによるアクセス競合を解消する手段が必要となる。

これらの手段を実現するため、第1図に示すようにMCPU10からの外部メモリアドレス情報はアドレスバスMA、MCPU外部メモリアドレスラッチ30M、アドレス切り換え回路40、アドレス変換回路60を介して外部メモリ90のアドレス入力に結合されており、外部メモリ90からのデータ出力はデータ変換回路70、MCPU外部メモリデータラッチ80M、データバスMDを介してMCPU10に結合されている。一方、SCPU20からの外部メモリアドレス情報はアドレスバスSA、SCPU外部メモリアドレスラ

ラッチ30S、アドレス切り換え回路40、アドレス変換回路60を介して外部メモリ90のアドレス入力に結合されており、外部メモリ90からのデータ出力はデータ変換回路70、SCPU外部メモリデータラッチ80S、データバスSDを介してSCPU20に結合されている。そして、MCPU10とSCPU20からの外部データメモリアクセス要求を表わす信号MCPU-romaとSCPU-romaを受けるメモリ装置競合回避回路50により、上記MCPU外部メモリアドレスラッチ30Mは、SCPU外部メモリアドレスラッチ30S、アドレス切り換え回路40、MCPU外部メモリデータラッチ80M、SCPU外部メモリデータラッチ80Sが制御されるようになっていく。このメモリ装置競合回避回路50に上述したアクセスの競合を回避する機能が含まれている。

第26図にメモリ装置競合回避回路50のブロック図を示し、第27図にアクセスの競合に対する動作のタイムチャートを示す。

romaはセトリセット回路504をセットする。セトリセット回路504はSCPU20からのアクセス要求を一時記憶し、出力側セトリセット回路508はセット状態においてSCPU20からのアクセス要求が受け付けられアクセスのオペレーションが実行中であることを示す。

詳細に述べると、MCPUアクセス要求セトリセット回路502のセット状態の出力“H”はSCPUアクセス実行セトリセット回路508がセット状態でないことを条件として、即ち、SCPU20のアクセスオペレーションが実行中でないことを条件として（他入力が508からのインバート522を介した反転入力に結合するANDゲート524を介して）MCPUアクセス実行セトリセット回路506をMCPUアクセス実行状態にセットし、このMCPUアクセス実行セトリセット回路506をセットする信号により、ORゲート512（他入力がリセット信号MRESに結合する）を介してMCPUアクセス要求セトリセット回路502をリセットする。同

第26図において、メモリ装置競合回避回路50には入力としてMCPU10からのアクセス要求信号MCPU-roma、SCPU20からのアクセス要求信号SCPU-roma、更に、MCPUリセット信号MRES及びSCPUリセット信号SRES（第1図において図示省略）が結合する。MCPUリセット信号MRESはセトリセット回路（R-Sフリップフロップ）502とその出力に結合するセトリセット回路506をリセットし、信号MCPU-romaは、セトリセット回路502をセットする。セトリセット回路502はMCPU10からのアクセス要求を一時記憶し、出力側セトリセット回路506はセット状態において、MCPU10からのアクセス要求が受け付けられて外部メモリデータアクセス制御信号発生回路510を介してアクセスのオペレーションが実行中であることを示す。同様にSCPUリセット信号SRESはセトリセット回路504とその出力に結合するセトリセット回路508をリセットし、信号SCPU-

様に、SCPUアクセス要求セトリセット回路504のセット状態の出力“H”はMCPUアクセス実行セトリセット回路506がセット状態でないことを条件として、即ちMCPU10のアクセスオペレーションが実行中でないことを条件として（他入力の1つが506からのインバート520を介した反転入力に結合するANDゲート526）を介してSCPUアクセス実行セトリセット回路508をSCPUアクセス実行状態にセットし、このSCPUアクセス実行セトリセット回路508をセットする信号により、ORゲート516（他入力がリセット信号SRESに結合する）を介してSCPUアクセス要求セトリセット回路504をリセットする。以上の構成により、片方のCPU（例えばSCPU20）からアクセス要求があっても、他方のCPU（MCPU10）に関するアクセスオペレーションが実行中のときは、その実行が完了するまではアクセスを要求したCPU（SCPU20）に関するアクセスオペレーションは実行されない。これによ



り、アクセスの競合が基本的に回避される。

更に、MCPU10とSCPU20とが完全に同時にアクセスを要求する場合がある。このアクセス競合に対し、実施例では、MCPU10からのアクセス要求を優先させ、MCPU10のアクセスオペレーションを実行してから、SCPU20のアクセスオペレーションを実行している。このために、MCPUアクセス要求セトリセット回路502がセット状態のときはその出力信号“H”によりインバータ525を介してANDゲート526を禁止しており、セトリセット回路502がセット中のときはSCPUアクセス要求セトリセット回路504がセット状態でもSCPUアクセス実行セトリセット回路508がセットされないようにしている。

外部メモリデータアクセス制御信号発生回路510は、セトリセット回路506と508からの出力に結合し、いずれかのセトリセット回路の出力がセット状態“H”に変化すると、そのセット状態が示すCPUアクセスのオペレーション

信号SRESに結合するORゲート518を介してセトリセット回路508のリセット入力に結合する。

SCPUアクセス実行セトリセット回路508の出力はインバータ532を介してアドレス切り換え回路40に対するアドレス選択信号MSELを発生する。したがって、アドレス切り換え回路40は、SCPU20のアクセスオペレーションが実行中のときに、SCPU外部メモリアクセス用アドレスラッチ305からのSCPUアドレスを選択し、その他の場合はMCPU外部メモリアクセス用アドレスラッチ30MからのMCPUアドレスを選択する。

第27図の場合、MCPU10とSCPU20は“MCPUオペレーションのroma”、“SCPUオペレーションのroma”に示すように同時に外部メモリ90に対するアクセスを要求している。このroma命令のオペレーションにおいて、MCPU10はアドレスバスMAにアドレス情報を送出し、信号MCPU-romaを出力

を一連のシーケンスで実行する。外部メモリデータアクセス制御信号発生回路510から出力される信号CEとOEは外部メモリ7からデータを出力するための制御信号であり、信号MDLはMCPU外部メモリデータラッチ80Mに外部メモリ90からのデータをラッチするための制御信号であり、信号SDLはSCPU外部メモリデータラッチ80Sに外部メモリ90からのデータをラッチするための制御信号である。外部メモリデータアクセス制御信号発生回路510はアクセスオペレーションの実行を終了するとEND信号を発生する。このEND信号により、セット状態にあったアクセス実行セトリセット回路はリセットされる。即ち、END信号は他入力にセトリセット回路506の出力に結合するANDゲート528と他入力にMCPUリセット信号MRESに結合するORゲート514を介してセトリセット回路506のリセット入力に結合し、また他入力にセトリセット回路508の出力に結合するANDゲート530と他入力にSCPUリセット

してMCPU外部メモリアクセス用アドレスラッチ30Mにアドレス情報をラッチさせ、同様にSCPU20はアドレスバスSAにアドレス情報を送出し、信号SCPU-romaを出力してSCPU外部メモリアクセス用アドレスラッチ30Sにアドレス情報をラッチさせる。同時に発生するMCPU-roma信号とSCPU-roma信号により、メモリ装置競合回避回路50のMCPUアクセス要求セトリセット回路502とSCPUアクセス要求セトリセット回路504は同時にセットされる。これに対し、上述したMCPUアクセス優先論理に従い、MCPUアクセス実行セトリセット回路506がただちにセット状態に変化し、それにより外部メモリデータアクセス制御信号発生回路510が外部メモリ90に対するMCPU10のアクセスオペレーションを実行する。この時点でアドレス切り換え回路40はMCPU10からのアドレス情報を選択している。MCPU10のアクセスオペレーションの期間を第27図の左方の期間1で示す（なお、回路

510は2相のマスタークロックCK1、CK2で動作するが、第25図では図示を省略してある)。外部メモリデータアクセス制御信号発生回路510は期間nでチップイネーブル信号CEをローアクティブにし、期間nの後半の期間mで出力イネーブル信号OEをローアクティブする。したがって、この期間mにおいて外部メモリ90からMCPU10が要求したデータが出力され、この期間m内に外部メモリデータアクセス要求信号発生回路510から発生する信号MDLにより、この出力データがMCPU外部メモリデータラッチ80Mにラッチされる。これにより、外部メモリデータアクセス要求信号発生回路510のMCPU10のためのアクセスオペレーションは完了するので、回路510はエンド信号ENDを出力する。これにより、MCPUアクセス実行セトリセット回路506はリセットされ、代りにSCPUアクセス実行セトリセット回路508がセトリセットされる。これにより信号MSELはSCPUアドレス選択を示す“L”レベルに変化し、アドレス切り換え回路40はSCPU20からのアドレスを選択して外部メモリ90をアドレッシングする。更に、SCPUアクセス実行セトリセット回路508からのセトリセット信号に回答して外部メモリデータアクセス制御信号発生回路510がSCPU20のためのアクセスオペレーションを実行する。この期間を第27図の右側の期間lで示す。このオペレーションにおいて外部メモリデータアクセス制御信号発生回路510は信号CEをローアクティブにし、その後半の期間pで信号OEをローアクティブにしてSCPU20の要求したデータを外部メモリ90から出力させ、その出力中に信号SDLを発生してSCPU外部メモリデータラッチ80SにSCPU20の要求したデータをラッチさせる。これにより、外部メモリデータアクセス制御信号発生回路510のSCPU20のためのアクセスオペレーションは完了するので同回路510はエンド信号ENDを出力してSCPUアクセス実行セトリセット回路508をリセット状態に戻す。

これ以降、MCPU10とSCPU20はそれぞれデータバスMD、SDに乗っている外部メモリデータラッチ80M、80Sの出力データを読むことにより、要求したデータを得ることができる。

このようにして各CPU10、20はroma命令(外部メモリアクセス要求命令)を実行後、メモリ装置競合回避回路50が両CPUのためのアクセスオペレーションを実行する所定の期間2だけ待てば要求したデータを得ることができ、アクセス競合の問題が解消される。更に、待機時間が一定(2)なので、各CPU10、20はこの期間を他の命令の実行に使用することができ、プログラム命令の実行効率が最適化される。

なお、MCPU-roma信号とSCPU-roma信号のタイミング関係がその他のタイミング関係となる場合については図示を省略しているが、いかなる場合でも、各CPU10、20はroma命令を実行後、所定の期間2だけ待てばそ

の時点で既に各CPUの外部データラッチには要求したデータがラッチされているので、そのデータの入手が可能である。

#### <アドレス・データ変換ハードウェア(第28～第32図、第1図)>

一般に、CPUを含むマイクロコンピュータシステムにおいて、データメモリにある原データから演算用メモリ上に原データを変換したデータ(原データから抽出される所望の情報)を作成することがしばしば望まれる。特にこの種のデータは変換はデータメモリの記憶容量を効率的に使用したような場合にその価値として必要になる。この目的のため、従来では、データメモリから演算用メモリへの転送命令を実行して、データメモリの原データを演算用メモリに移し、次に1以上の変換命令を実行して、演算用メモリにあるデータをALUを介して変換する。したがって、従来の場合、演算用メモリ上に所望のデータを得るためのデータ変換手続に時間がかかり、高速処理が要

求されるアプリケーションにおける顧客の1つとなっている。

本実施例ではCPU10、20がデータメモリである外部メモリ90から演算用メモリである内部RAM106または206にデータを転送する命令(roma命令)を実行するだけで、所望の変換が施されたデータが内部RAM106、206に読み込まれるようにして、データ変換処理の高速化を図っている。この目的を実現するため、CPU10、20と外部メモリ90との間のアドレス経路上にアドレス変換回路60が設けられ、また外部メモリ90とCPU10、20との間のデータ経路上にデータ変換回路70が設けられ、各変換回路60、70はroma命令の実行時にCPU10、20から与えられる制御信号に respondingして所望の変換を実行する。

第28図に外部メモリアクセス命令romaのリストを示す。第1の命令roma0は変換なしの転送命令であり、これに対し、アドレス変換回路60はCPU10、20から与えられる入力ア

ドレスの第13ビットD12とするとともにA12が"1"のとき下位の12ビットデータを反転する形式で外部メモリ90からのデータを変換する。したがって、外部メモリ90のアドレス領域0000~0FFFに第28図に示すような有効データビット数12の特殊波形データ(0000~0FFF)があるとする、CPU10、20がこの命令を指定アドレス0000~1FFFの範囲について繰り返し実行した場合に、アドレス変換回路60から出力される外部メモリアドレスはいったん0000から0FFFに達し、この間、データ変換回路70は外部メモリ90からのデータをそのまま通し、その後、アドレス変換回路60の反転動作により、外部メモリ90へのアドレスは0FFFから0000に後進し、この間、データ変換回路70は外部メモリ90から出力されるデータの下位12ビットを反転し、第13データビットD12を"1"にして変換されたデータを出力する。結局、CPU10、20がアドレスを0000~1FFFに動かして命令ro

ドレスをそのまま出力アドレスとして外部データメモリ90に通し、データ変換回路70も外部データメモリ90からのデータ(16ビットデータ)を無変換で通してCPU10、20に渡す。この無変換転送命令roma0ではCPU10、20から変換回路60、70に与えられる変換制御用の信号R1、R2、R3はいずれも"L"レベルとなる。

第2の命令roma1は特殊波形の読み出しに適した命令である。この命令に対し、アドレス変換回路60はCPU10、20から送られてきた入力アドレスの第13ビットA12が"0"のときは下位12ビットを無変換で通すが第13ビットA12が"1"のときは下位12ビットを反転させる。なお、アドレス変換回路60の出力アドレスの第13ビットは入力アドレスの第13ビットA12の値にかかわらず"0"に固定される。また、この命令に対し、データ変換回路70はCPU10、20から送られてきた入力アドレスの第13ビットA12をCPU10、20に送るデ

マ1を繰り返し実行した場合に、CPU10、20が実際に受け取る波形は第28図のroma1の欄の右方に示すような波形となる。この変換波形は左方に示す外部メモリ90内の原波形を所定の態様で延長した繰り返し波形(アドレス0FFF、データ0FFFの点について対称な波形)である。この結果、記憶容量の点についていうと、変換波形のデータ自体を予め外部データメモリ90に記憶させる方式に比べ、波形データ記憶容量が半分になる利点がある。この命令roma1の場合、制御信号R1、R2、R3のうちR1のみが"H"レベルになる。

第3の命令ROMA2は外部メモリデータの一部(半語)の読み出しを指示する命令である。この命令の場合、R2のみが"H"レベルになる。外部データメモリ90の1アドレス(1語)当りの記憶容量は16ビットである。この命令roma2に対し、データ変換回路70は、CPU10、20からのアドレスの第16ビットA15が"0"のときは、外部データメモリ90からの1

5ビットデータのうち、下位の8ビットを残し、上位の8ビットを“0”にマスクする変換を実行し、A15が“1”のときは外部データメモリ90から16ビットデータのうち、上位の8ビットを下位8ビットにシフトする（残った上位8ビットはマスク）変換を実行する。また、データ変換回路70において入力アドレスの第16ビットA15を制御信号として使用しているため、アドレス変換回路80ではA15の値にかかわらず出力アドレスの第16ビットを所定値“0”にマスクする。なお、この場合において外部データメモリ90からの16ビット情報の上位8ビットと下位8ビットとの関係は、1つのデータ（例えば位相データ）における上位データ部分（例えば整数部）と下位データ部分（例えば小数部）のような関係であってもよいし、異なる2種類の8ビットデータ（例えばレートデータとレベルデータ）の各々であるような独立な関係であってもよい。

第4の命令ROMA3は外部メモリデータをシフトして一部を読み出す命令である。この命令の

場合、R3のみが“H”レベルになる。この命令に対し、データ変換回路70は外部メモリ90からの16ビットデータのうち、bit15はそのままにして上位12ビットのbit15～bit4をbit14～bit3にシフトし、下位の3ビットbit2～bit0を0にマスクする変換を行う。ここに、外部メモリ90の16ビットデータのうち上位12ビットは例えばbit15を符号ビットとする波形データであり、下位4ビットは別のデータを表わす。この場合、上記の変換により、CPU10、20は内部RAM106、206上で使用するのに通したフォーマットの波形データを高速に読み取ることができる。

第29図にアドレス変換回路60のブロック図を示す。このアドレス変換回路60にはMCPU10またはSCPU20からアドレスラッチ30M、30S、アドレス切り換え回路40を介して入力される16ビットのアドレスのうち、下位12ビット（bit0～bit11）が詳細を第30図に示す反転回路610に入力される。この反

転回路610は信号R1が命令roma1を表わす“1”でアドレスのA12が“1”のときANDゲート612からの信号により動作して入力されるアドレスの下位12ビットを反転させる。また、命令roma1の実行時に“1”となる信号R1はインバータ602を介して、ANDゲート604を禁止し、入力アドレスのA12の値にかかわらず出力アドレスの対応ビット（bit12）を“0”にする。入力アドレスのA13とA14はそのまま出力アドレスの対応ビット（bit13、bit14）として出力される。入力アドレスのA15（MSB）はANDゲート608を介して出力アドレスの対応ビット（bit15）となる。命令roma2の実行中を表わす“1”の信号R2が発生しているとき、この信号R2がインバータ606を介してANDゲート608を禁止して出力アドレスのbit15（MSB）を“0”にマスクする。

したがってアドレス変換回路60は、無変換命令roma0とシフト読み出し命令roma3に

対してはR1=“0”、R2=“0”なので入力アドレスを出力アドレスとしてそのまま通し、特殊波形読み出し命令roma1に対してはR1=“1”なので出力アドレスのbit12を“0”にマスクし、A12=“1”の間反転回路610により入力アドレスの下位12ビット（bit0～bit11）を反転して出力アドレスとする。更に、一部読み出し命令roma2に対してはR2=“1”なので出力アドレスのbit15を“0”にマスクする。このようにして、第28図に関して述べたアドレス変換回路の機能が実現される。

第31図にデータ変換回路70のブロック図を示し、第32図にその詳細を示す。これらの図においてデータ入力は第1図の外部メモリ90から供給されるデータである。第32図において、入力データの上位8ビットに結合する3状態ゲート回路702と入力データの下位8ビットに結合する3状態ゲート回路704は出力するデータの下位8ビットとして入力データの上位8ビットを選

況するが、入力データの下位8ビットを選択するかを決めるためのものである。R2 = "1" (roma2命令)でA15 = 1のとき、ANDゲート706の"1"出力信号とその反転信号であるインバータ708の出力信号"0"により、ゲート回路702が導通し、ゲート回路704がオフして入力データの上位8ビットが出力データの下位8ビットとして選択される。その他の場合は、ゲート回路702がオフし、ゲート回路704が導通するので入力データの下位8ビットがそのまま出力データの下位8ビットとして出力される。更にR2 = "1" (roma2命令)のときは、入力データの上位8ビットに結合するANDゲート回路710が禁止されて出力データの上位8ビットを"0"にマスクする。即ち、R2 = "1"のときはインバータ712とNORゲート714を介して禁止信号がANDゲート回路710に加わってANDゲート回路710における入力データ上位8ビットの通過が阻止される。また、ANDゲート回路710における入力データ

の上位3ビットと結合するANDゲート素子はR1 = "1" (roma1命令)のときにNORゲート714を介して禁止され、出力データの上位3ビットを"0"にマスクする。

EX-ORゲート回路716は入力データの下位12ビットを選択的に反転するための回路である。EX-ORゲート回路716はR1 = "1" (roma1命令)でA12 = 1のとき、ANDゲート718からの反転信号"1"により、下位12ビットデータを反転し、その他の場合は下位12ビットデータをそのまま通す。回路710内のANDゲート素子を介して入力データのbit12に結合する状態ゲート722はR1 = "1" (roma1命令)のときに、信号R1に結合するインバータ720を介して与えられる信号"0"によりオフし、代りに、A12に結合する3状態ゲート724が信号R1によって導通して出力データのbit12を発生する。シフトマスク回路726は選択的に入力されたデータのbit15~bit4を出力データのbit14~b

it3にシフトし、出力データのbit2~bit0を"0"にマスクするための回路であり、R3 = "1" (roma3命令)のとき信号R3に結合するインバータ728からの信号"1"によってこの変換を実行する。

したがって、データ変換回路70は、無変換命令roma0 (R1 = R2 = R3 = "0")のときは、入力される16ビットデータをそのまま通し、特殊波形式読み出し命令roma1 (R1 = "1")のときは入力アドレスの上位4ビット(bit15~bit12)が"0000" (A12 = 0のとき)か"0001" (A12 = 1のとき)かによって、出力データの下位12ビットをそのまま入力データの下位12ビットとする (A12 = 0のとき)か、或は、出力データの下位12ビットを入力データの下位12ビットが反転されたデータとなる (A12 = 1)ようにデータ変換を行い、一部読み出し命令roma2 (R2 = "1")のときは出力データの上位8ビットがオールゼロで、出力データの下位8ビットが入

力データの下位8ビットとなるように (A15 = 0のとき)、或は、出力データの上位8ビットがオールゼロで、出力データの下位8ビットが入力データの上位8ビットとなる (A15 = 1のとき)ようにデータ変換を行い、シフト読み出し命令roma3 (R3 = 1)のときは出力データの下位3ビット(bit0~bit2)がオールゼロで、出力データのbit3~bit14が入力データのbit4~bit15で、出力データのbit15 (MSB)が入力データのbit15 (MSB)となるようにデータ変換を行う。このようにして第28図で述べたデータ変換機能が達成されている。

以上により、アドレス変換回路60とデータ変換回路70とを設けたことによる利点は明らかである。即ち、CPU10、20にとつて、データメモリである外部メモリ90に対するアクセス命令romaを実行するだけで、回路60と70の変換機能により、所望の変換が施されたデータをただちに得ることができ、従来のように、外部メ

メモリ90のデータを演算用メモリである内部RAM106、206にいったん取り込んだ後に、ALU部108、208のようなALUを介して変換を実行する必要がなく、処理が高速化される利点がある。

なお、第28図に示したアクセス命令`roma`のリストは例示にすぎず、拡張、変更は容易である。

#### <DACサンプリング(第33、第34図)>

本実施例においてDAC100はMCPU10とSCPU20が生成したデジタル音声信号をアナログ音声信号に変換するものである。第5図の5-5に示すように、MCPU10はタイマインタラプト処理ルーチンのなかで、MCPU10とSCPU20が生成したデジタル音声信号のサンプルをDAC100にセットする。この処理5-5の実行間隔は平均としてはタイマインタラプト発生部116の発生するインタラプト信号INTの発生間隔に等しいが、実際の実行間隔はプログ

ラム動作のために変動する。したがって、処理5-5の実行間隔をD/A変換の変換周期としてD/A変換を行ったとするとアナログ音声信号に大きな歪みが生じてしまう。

第33図に右DAC100Rまたは左DAC100Lの構成例を示す。第33図の(A)に示す構成では、処理5-5の実行時に、MCPU10のオペレーション制御回路112の制御の下に、内部RAM106内の波形加算用レジスタが指定され、そこに記憶されている最新のデジタル音声データが取り出され、データバスに乗せられる。そして、データバスにデジタル音声データが乗っているタイミングでラッチ1004のクロック入力にストロブ用のプログラム制御信号がオペレーション制御回路112から与えられデータバス上のデータがセットされ、ラッチ1004から新しいデジタル音声データがD/A変換器1002に入力される。したがって、第34図(A)に示すように、D/A変換器1002に入力されるデジタル音声データはプログラム制御のために不安

定な周期で切り換わることになる。D/A変換器1002の変換周期(サンプリング周期)は非常に安定していなければ、その変換において大きな歪みが発生する。

この問題は第33図(B)に示すような構成をとることにより解決される。すなわち、オペレーション制御回路112からのプログラム制御信号によって制御されるソフト制御ラッチ1004と、デジタル音声信号をアナログ音声信号に変換するD/A変換器1002との間に、インタラプト発生部116からの正確なタイミング信号であるインタラプト信号INTで制御されるインタラプト制御ラッチ1006を設ける。インタラプト信号の発生周期はクロック発生部の安定度に従うので極めて安定である。ラッチ1006の出力はインタラプト信号のタイミングに同期して切り換わる。すなわち、インタラプト信号の発生周期がD/A変換器1002の変換(サンプリング)周期となる。第33図(B)の構成に対するタイムチャートを第34図(B)に示す。図示のよう

に、ラッチ1004の出力が切り換わるタイミングはインタラプト処理に移行するタイミングのずれや、該インタラプト処理に要する時間(斜線部の長さ)によって変動するがインタラプト信号で動作するラッチ1006があるのでD/A変換器1002の入力データが切り換わるタイミングはインタラプト信号と同期する。これにより、第33図(A)の構成における歪み問題が解決される。

#### [変形例]

以上で実施例の説明を終えるがこの発明の範囲内で種々の変形、変更が可能である。

この発明は複数のCPUを有するデジタルマイクロコンピュータにおけるCPU間のアクセス技術に関する。したがって、この発明はCPU間でアクセスが行われる任意のデジタルマイクロコンピュータに適用し得、特定のアプリケーション(実施例では電子楽器)には制限されない。

実施例ではCPU間のアクセスが1つのCPU

(MCPU)により一方方向でのみ行われる環境(MCPU10はSCPU20をアクセスするがSCPU20はMCPU10をアクセスしない)を想定しているが、CPU間のアクセスが両方向で行われる環境や複数のCPUが同じCPUをアクセスする環境にもこの発明を適用し得る。例えば、デュアルCPUマイクロコンピュータにおいてこれを実現するためには、第1と第2のCPUの各々を独自のクロック発生回路で動作するようにし、各クロック発生回路に実施例で述べたような停止/再開機能を設ける。また各CPUの内部RAMに対するアクセス経路として自身のCPUからのアクセス経路と外部のCPUからのアクセス経路とを設け、外部のCPUからの制御信号(下記のアクセス調停回路を通じた信号)によってアクセス経路の選択を行うようにする。第1と第2のCPUが同時に相手のCPUに対してアクセスを試みる場合を想定して、各CPU(第1のCPU、第2のCPU)からのアクセス要求信号に応答するアクセス調停回路を設ける。アクセス

調停回路は、第1のCPUが第2のCPUをアクセスしている間は、第2のCPUが第1のCPUをアクセスしないようにし、逆に第2のCPUが第1のCPUをアクセスしている間は第1のCPUが第2のCPUをアクセスしないように両CPUのアクセスを制御する。このために例えば、アクセス調停回路は第1と第2のCPUから同時にアクセス要求信号を受けた場合に、優先ロジックに従い例えば第1のCPUを優先させ、出力信号として第1のCPUからのアクセス要求信号("H")は第2のCPUに送る(とともに、第1のCPUからのアクセスが可能なることを第1のCPUのオペレーション制御回路に知らせる)が、第2のCPUからのアクセス要求信号は禁止レベル("L")にして第1のCPUに送る(とともに第2のCPUからのアクセスができないことを第2のCPUのオペレーション制御回路に知らせる)。更に、アクセス調停回路は片方のCPUからのアクセス要求信号を受信し、その信号を他方のCPUのクロック発生回路と内部メモリの

アクセス経路の選択回路、及び片方のCPUのオペレーション回路に送っている間に、他方のCPUからアクセス要求信号を受信したような場合(アクセスオペレーションがオーバーラップするような場合)他方のCPUからのアクセス要求信号は禁止レベルにして各CPUに出力する。

各CPUにおいてアクセスが実行できるかどうかを検出するために、アクセス調停回路からの出力信号を各CPUのオペレーション制御回路で受ける。各CPUのオペレーション制御回路は相手のCPUをアクセスする命令を実行するオペレーションの最初のステップで、アクセス調停回路からの出力信号を読み、出力信号がアクセス許可レベル("H")の場合にはそのままアクセスオペレーションを実行するが、出力信号がアクセス禁止レベル("L")の場合には、今回の相手のCPUへのアクセスオペレーションを取り止め、次のマシンサイクルで再び相手のCPUへのアクセスを試みるために、ROMアドレス制御部を制御して、次のマシンサイクルで再び制御用ROMか

ら相手のCPUをアクセスするための命令語が取り出されるようにする。

結果として両CPUが同時にアクセスを試みる場合を除いて、各CPUはアクセス命令を1回実行するだけで、相手のCPUをアクセスすることができる。また、同時アクセスのために、アクセスの要求が受け付けられなかったCPUも、再度、アクセス命令を実行することで相手のCPUをアクセスできる。したがって、CPU間で両方向のアクセスを必要とする環境や複数のCPUが同じCPUをアクセスするような環境でも、CPU間のアクセスを最適化することができる。

#### 【発明の効果】

以上、詳細に説明したように、この発明によれば、複数のCPUを有するデジタルマイクロコンピュータにおけるCPU間のアクセスを、アクセスが要求されるCPUが動作中のときでもアクセスを要求するCPUがアクセス命令を実行するだけで高速に達成することができ、従来のように、

時間のかかるアクセス手続を踏む必要がない。したがって、システムとしてのデジタルマイクロコンピュータの動作効率が上り、その性能の向上が図られる。

#### 4. 図面の簡単な説明

第1図はこの発明を適用した電子楽器用処理装置の全体構成図。

第2図は第1図のMCPUのブロック図。

第3図は第1図のSCPUのブロック図。

第4図はMCPUの実行するメインプログラムのフローチャート。

第5図はMCPUの実行するインタラプト処理ルーチンのフローチャート。

第6図はSCPUの実行するプログラムのフローチャート。

第7図は音源処理のフローチャート。

第8図は時間の経過に沿う実施例の動作のフローチャート。

第9図はチャンネル音源処理のフローチャート。

第10図はエンベロープ設定処理のフローチャート。

第22図はSCPUの停止モード利用によるMCPUからのSCPUアクセス機能を説明するのに用いたフローチャート。

第23図はSCPUに対する瞬時強制アクセス機能を有するMCPUのブロック図。

第24図はSCPUに対する瞬時強制アクセス機能に適合するSCPUのブロック図。

第25図はMCPUからSCPUの内部RAMにデータを書き込む場合の動作のタイムチャート。

第26図は第1図のメモリ装置競合回避回路のブロック図。

第27図は第26図の回路の動作のタイムチャート。

第28図は外部メモリからのデータを変換して取り込む命令を含む外部メモリアクセス命令のリストを示す図。

第29図は第1図のアドレス変換回路のブロック図。

ト。

第10図は波形データを示す図。

第11図は音源処理用RAMテーブルを示す図。

第12図はSCPU動作開始終了機能に関する回路のブロック図。

第13図、第14図、第15図は第12図の回路の動作のタイムチャート。

第16図はインタラプトマスク機能を有する回路のブロック図。

第17図はインタラプトマスク方式によるエンベロープ設定処理のフローチャート。

第18図は単一命令で複数のデータを転送する間インタラプト信号によるメインプログラムの中断を禁止する機能を有する回路のブロック図。

第19図は複数のデータを単一命令で転送するのに適したRAMのメモリマップ例を示す図。

第20図は複数の転送命令による動作と単一の転送命令による動作とを比較して示す図。

第21図は単一転送命令方式によるエンベロー

第30図は第29図の反転回路の回路図。

第31図は第1図のデータ変換回路のブロック図。

第32図はデータ変換回路の回路図。

第33図は第1図のDACのサンプリング周期が不安定になる構成とサンプリング周期を安定化した構成とを比較して示す図。

第34図はDACのサンプリング周期が不安定な場合のタイムチャートと安定な場合のタイムチャートとを比較して示す図である。

10……MCPU (第1のCPU)

20……SCPU (第2のCPU)

112M……オペレーション制御回路 (アクセス要求信号発生手段、アクセス実行手段、アクセス終了信号発生手段)

D…… (ハイレベルの変化がアクセス要求信号を表わし、ローレベルへの変化がアクセス終了信号を表わす)

136……クロック発生回路 (第1のクロック



免生手段)

2 3 5 ……クロック発生回路（オペレーション  
中遮手段、オペレーション再開手  
段、第2のクロック発生手段、クロ  
ック停止手段、クロック再起動手  
段）

128... アドレスバスゲート

204...RAMアドレス制御部


240 ... RAMデータ切り換え部

2 4 2 ... ライト信号切り換え部


128、204、240、242……(オペレーション中断手段、アクセス経路切換手段、アクセス経路復帰手段)

特許出人 カシオ計算機株式会社



代理人 弁理士 長 南 満 師 男




第 4 図




第 1 圖  
全體積版







第 5 図




第 6 図




第 7 図



第 8 図



第 9 図




第 10 図  
ROM データ

| エンベロープΔX用<br>タイマー | 目標エンベロープ | エンベロープ<br>ΔX | 加算フラグ付<br>エンベロープΔY | ループアドレス | エンドアドレス  | アドレス増分<br>スタートアドレス | アドレス増分<br>現在アドレス |
|-------------------|----------|--------------|--------------------|---------|----------|--------------------|------------------|
|                   |          |              |                    |         | 現在エンベロープ | アドレス               | 加算値              |
|                   |          |              |                    |         |          |                    |                  |
| エンベロープΔX用<br>タイマー | 目標エンベロープ | エンベロープ<br>ΔX | 加算フラグ付<br>エンベロープΔY | ループアドレス | エンドアドレス  | アドレス増分<br>スタートアドレス | アドレス増分<br>現在アドレス |
| 演算処理用時間           | 次回演算値    | 今回演算値        |                    |         | 現在エンベロープ | アドレス               | 加算値              |


14チャンネル用  
演算データ

8チャンネル用  
演算データ


第 11 図  
音源処理用RAMデータ




第 12 図




第 13 図




第 14 図




第 15 図



第 16 図




第 17 図




第 21 図







第 18 圖




第 19 図  
メモリマップ




第 20 図




第 22 図




第 23 図  
MCPUのブロック図




第 24 図  
SCPUのブロック図





第 25 図




第 26 図




第 27 図

| 命令名   | R1R2R3 | 動作   |
|-------|--------|--|
| roma0 | 0 0 0  | アドレス、データ読み出し   |
| roma1 | 1 0 0  | 特殊波形読み出しオペレーション<br> |
| roma2 | 0 1 0  | 外部ROMデータの全部読み出しオペレーション<br>A15=0 のとき 下位8ビットリード<br>A15=1 のとき 上位8ビットリード                                   |
| roma3 | 0 0 1  |                     |


第 28 図




第 29 図




第 30 図




第 31 図  
データ変換回路



第 32 図




(A) ソフト制御の場合



(B) 同期化構成

第 33 図



第 34 図

第1頁の続き

②発 明 者      細      田

潤      東京都西多摩郡羽村町栄町3丁目2番1号      カシオ計算機  
株式会社羽村技術センター内